特許
J-GLOBAL ID:201003057081713896
半導体装置及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (11件):
前田 弘
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 藤田 篤史
, 二宮 克也
, 原田 智雄
, 井関 勝守
, 関 啓
, 杉浦 靖也
公報種別:公開公報
出願番号(国際出願番号):特願2009-008937
公開番号(公開出願番号):特開2010-165987
出願日: 2009年01月19日
公開日(公表日): 2010年07月29日
要約:
【課題】製造工程を簡略化しながらも、特性のばらつきがなく、信頼性に優れたノーマリオフ特性を有する窒化物半導体からなる半導体装置を実現できるようにする。【解決手段】半導体装置は、窒化物半導体からなるチャネル層103と、チャネル層103の上に形成され、該チャネル層103よりもバンドギャップエネルギーが大きい窒化物半導体からなる電子供給層104と、電子供給層104の上に選択的に形成されたp型半導体層105と、p型半導体層105の上に形成されたゲート電極106と、ゲート電極106の両側方の領域に、それぞれ少なくとも電子供給層104と接するように形成されたソース電極107及びドレイン電極108とを有している。p型半導体層105は、六方晶のII-VI族化合物半導体、例えばp型ZnOにより構成されている。【選択図】図1
請求項(抜粋):
窒化物半導体からなる第1の半導体層と、
前記第1の半導体層の上に形成され、前記第1の半導体層よりもバンドギャップエネルギーが大きい窒化物半導体からなる第2の半導体層と、
前記第2の半導体層の上に選択的に形成され、六方晶のII-VI族化合物半導体からなり且つp型の第3の半導体層と、
前記第3の半導体層の上に形成されたゲート電極と、
前記ゲート電極の両側方の領域に形成されたソース電極及びドレイン電極とを備えていることを特徴とする半導体装置。
IPC (4件):
H01L 21/338
, H01L 29/778
, H01L 29/812
, H01L 21/306
FI (2件):
H01L29/80 H
, H01L21/306 B
Fターム (21件):
5F043AA40
, 5F043BB30
, 5F102FA01
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ04
, 5F102GK04
, 5F102GL04
, 5F102GM01
, 5F102GM04
, 5F102GM08
, 5F102GQ01
, 5F102GR01
, 5F102GR04
, 5F102GR09
, 5F102GR12
, 5F102GT03
, 5F102HC01
, 5F102HC02
, 5F102HC15
引用特許:
出願人引用 (1件)
-
半導体装置
公報種別:公開公報
出願番号:特願2004-054330
出願人:株式会社東芝
前のページに戻る