特許
J-GLOBAL ID：200903015172440463

半導体装置

発明者：
齋 藤 渉

齋 藤 渉 について

, 
大 村 一 郎

大 村 一 郎 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (6件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康 ,  箱崎 幸雄
公報種別：公開公報
出願番号（国際出願番号）：特願2004-054330
公開番号（公開出願番号）：特開2005-244072
出願日： 2004年02月27日
公開日（公表日）： 2005年09月08日
要約：
【課題】 ゲートリーク電流の小さいノーマリーオフ型の窒化物半導体を用いた電界効果トランジスタを提供する。【解決手段】 組成式AlxGa1-xN(0≦x≦1)により表わされるチャネル層2と、チャネル層2の上に形成され、組成式AlyGa1-yN(0≦y≦1、x<y)により表わされるn型バリア層4と、バリア層4に電気的に接続されたソース電極12およびドレイン電極14を備えるHFET210において、組成式AlxGa1-xN(0≦x≦1)により表わされるp型のベース層をn型バリア層4上に選択的に形成し、n型バリア層4上にゲート電極16を配設し、さらに、ゲート・ドレイン間距離Lgd1を、ゲート・ソース間距離Lgs1よりも長くする。【選択図】 図1
請求項（抜粋）：
組成式AlxGa1-xN(0≦x≦1)により表わされる第1の半導体層と、 前記第1の半導体層上に形成され、組成式AlyGa1-yN(0≦y≦1、x<y)により表わされる第1導電型またはノンドープの第2の半導体層と、 前記第2の半導体層上に選択的に形成され、組成式AlxGa1-xN(0≦x≦1)により表わされる第2導電型の第3の半導体層と、 前記第3の半導体層の上に形成されたゲート電極と、 前記第2の半導体層に電気的に接続されたソース電極と、 前記第2の半導体層に電気的に接続されたドレイン電極と、 を備え、 前記ドレイン電極と前記第3の半導体との間隔は、前記ソース電極と前記第3の半導体層との間隔よりも広い、半導体装置。
IPC (6件)：
H01L21/337 ,  H01L21/338 ,  H01L29/778 ,  H01L29/78 ,  H01L29/808 ,  H01L29/812
FI (3件)：
H01L29/80 C ,  H01L29/78 301B ,  H01L29/80 H
Fターム (41件)：
5F102FA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GD05 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GL04 ,  5F102GM04 ,  5F102GR06 ,  5F102GR12 ,  5F140AA19 ,  5F140AA25 ,  5F140AA30 ,  5F140AC02 ,  5F140BA06 ,  5F140BA09 ,  5F140BA16 ,  5F140BA17 ,  5F140BB01 ,  5F140BB03 ,  5F140BB06 ,  5F140BB11 ,  5F140BB18 ,  5F140BC12 ,  5F140BC13 ,  5F140BD05 ,  5F140BD07 ,  5F140BD11 ,  5F140BF43 ,  5F140BF44 ,  5F140BH02 ,  5F140BH30 ,  5F140BJ00 ,  5F140BJ07 ,  5F140BJ11 ,  5F140BJ15 ,  5F140BJ25 ,  5F140CD09
引用特許：
出願人引用 (4件)
  • 特開P2001-230407号公報
  • 特開P2003-142501号公報
  • 米国特許第6,521,961号公報
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM