特許
J-GLOBAL ID：201003058758337000

電子回路部品実装システム

発明者：
加藤 大輔

加藤 大輔 について


出願人/特許権者：
富士機械製造株式会社

富士機械製造株式会社 について


代理人 (1件)： 特許業務法人中部国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2009-099137
公開番号（公開出願番号）：特開2010-251511
出願日： 2009年04月15日
公開日（公表日）： 2010年11月04日
要約：
【課題】より実用的な電子回路部品実装システムを得ることを課題とする。【解決手段】はんだの印刷後、印刷時刻を基板識別コードと対応付けてホストコンピュータに記憶させる。印刷検査機12,装着モジュール列14の各装着モジュール180および装着検査機16の各々において回路基板の搬入後、回路基板の二次元コードを撮像し、基板識別コードを読み取って印刷時刻を取得し、印刷時刻から基板到達までの経過時間を取得する。この経過時間と、基板が到達した作業機からリフロー炉18への搬入開始までに要すると推定される推定所要時間との和が、はんだの印刷終了から基板のリフロー炉18への搬入開始までに許容される時間を超えるのであれば、その判明以後の作業を禁止する。経過時間が許容時間を超えた後に禁止する場合より早く、作業が行われないようにすることができ、電子回路部品の無駄等を低減することができる。【選択図】図15
請求項（抜粋）：
複数の対回路基板作業機を含み、それら複数の対回路基板作業機による回路基板に対する作業である対回路基板作業により、回路基板のランドにクリーム状のはんだを印刷し、その回路基板に電子回路部品を前記ランドと電子回路部品の電極との間に前記印刷されたはんだが介在する状態で装着し、その状態の回路基板を加熱して前記はんだを溶融させ、前記電極を前記ランドにはんだ付けすることにより、電子回路部品を回路基板に実装して電子回路を製造する電子回路部品実装システムにおいて、 その電子回路部品実装システム内の少なくとも1箇所において、回路基板への前記はんだの印刷からの経過時間と、その回路基板について前記少なくとも1箇所から前記はんだの溶融までに要すると推定される推定所要時間との和が、前記はんだの印刷から溶融までの経過時間として許容される許容時間を超えることが判明した場合に、それ以後のその回路基板に対する前記対回路基板作業機による前記対回路基板作業を禁止する作業禁止部を設けたことを特徴とする電子回路部品実装システム。
IPC (2件)：
H05K 3/34 ,  H05K 13/04
FI (3件)：
H05K3/34 505B ,  H05K13/04 B ,  H05K3/34 512A
Fターム (22件)：
5E313AA02 ,  5E313AA11 ,  5E313AA15 ,  5E313DD02 ,  5E313DD03 ,  5E313DD13 ,  5E313DD50 ,  5E313EE01 ,  5E313EE02 ,  5E313EE03 ,  5E313EE24 ,  5E313EE25 ,  5E313FF11 ,  5E313FG06 ,  5E319AA03 ,  5E319AB05 ,  5E319BB05 ,  5E319CC33 ,  5E319CD26 ,  5E319CD51 ,  5E319GG03 ,  5E319GG15
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM