特許

J-GLOBAL ID：201003058993702247

再構成可能論理回路ならびに検証方法および検証プログラム

発明者： 松倉 雅幸 ,  岡 朋寛
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2008-315898
公開番号（公開出願番号）：特開2010-140255
出願日： 2008年12月11日
公開日（公表日）： 2010年06月24日
要約：

【課題】アサーションベース検証におけるアサーションの数が増大した場合における、再構成可能論理回路に実装される検証回路の規模の増大を抑えること。【解決手段】再構成可能論理回路は、設計対象回路と設計対象回路を検証する検証回路とを備え、検証回路は、アサーションベース検証に含まれる複数のアサーションに基づく検証に共用される。【選択図】図1

請求項（抜粋）：

設計対象回路と該設計対象回路を検証する検証回路とを備え、 前記検証回路は、アサーションベース検証に含まれる複数のアサーションに基づく検証に共用されることを特徴とする再構成可能論理回路。

IPC (1件)：

G06F 17/50

FI (2件)：

G06F17/50 664Z ,  G06F17/50 664P

Fターム (3件)：

5B046AA08 ,  5B046BA02 ,  5B046JA05

引用特許：

出願人引用 (1件)

• シミュレーション装置及びシミュレーション方法
  公報種別：公開公報   出願番号：特願2005-280862   出願人：株式会社東芝