特許
J-GLOBAL ID：201003060656954255
制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
橋本 薫
公報種別：公開公報
出願番号（国際出願番号）：特願2008-293579
公開番号（公開出願番号）：特開2010-122752
出願日： 2008年11月17日
公開日（公表日）： 2010年06月03日
要約：
【課題】処理効率の低下を来すことなく、複数の演算処理部で効率的に演算処理が実行可能な制御装置を提供する。【解決手段】複数のCPU2,3が通信バス9で接続され、被制御装置と接続される入出力部7aが各CPU2,3で共用可能に構成され、一方のCPU2が前記入出力部7aをアクセスして前記被制御装置に対する入出力処理を実行し、他方のCPU3が前記入出力処理の結果に基づいて前記入出力処理以外の演算処理を実行するように制御装置1を構成する。一方のCPU2が入出力処理で得られたデータを、他方のCPU3のRAM6に書き込み、他方のCPU3が入出力処理以外の演算処理で得られたデータを、一方のCPU2のRAM5に書き込むことにより、各CPU2,3の間でデータが授受される。【選択図】図4
請求項（抜粋）：
被制御部を制御する制御装置であって、
制御信号が入出力される入出力部であって、複数の制御部によりアクセス可能な入出力部と、
前記入出力部にアクセスして信号を入力する入力制御処理と、入力制御処理により得られた信号に基づいて被制御部を制御する一の制御処理と、一の制御処理に基づいて前記入出力部にアクセスして信号を出力する出力制御処理とを実行する一の制御部と、
一の制御部による入力制御処理により得られた信号に基づいて、被制御部を制御する一の制御処理以外の他の制御処理と、他の制御処理に基づいて一の制御部に出力制御処理を実行させる他の制御部とを、
備えている制御装置。
IPC (3件)：
G06F 15/17
, G06F 9/48
, G06F 11/30
G06F15/17 630A
, G06F9/46 322A
, G06F11/30 F
5B042GB08
, 5B042JJ04
, 5B042KK04
, 5B045BB32
, 5B045CC06
, 5B045DD10
, 5B045GG02
, 5B045JJ04
