半導体集積回路および電子機器

発明者： ,
出願人/特許権者：
代理人 (11件)：前田弘 , 竹内宏 , 嶋田高久 , 竹内祐二 , 今江克実 , 藤田篤史 , 二宮克也 , 原田智雄 , 井関勝守 , 関啓 , 杉浦靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2008-255236
公開番号（公開出願番号）：特開2010-087275
出願日： 2008年09月30日
公開日（公表日）： 2010年04月15日
要約：

【課題】比較的簡単な回路構成でMOSFETの特性劣化を高精度に測定する。【解決手段】半導体集積回路は、ストレス電圧が印加される第1のリングオシレータ(11)と、ストレス電圧が印加されない第2のリングオシレータ(12)と、第1のリングオシレータの出力および第2のリングオシレータの出力を受け、これらの位相を比較する位相比較器(13)とを備えている。第1のリングオシレータ(11)は、第1のリングオシレータのリング接続を切断して第2のリングオシレータの所定のノードと第1のリングオシレータの所定のノードとが接続される第1の接続状態と、第1のリングオシレータと第2のリングオシレータとの接続を切断して第1のリングオシレータがリング接続される第2の接続状態とを切り替えるスイッチ回路(110)を有する。【選択図】図1

請求項（抜粋）：

ストレス電圧が印加される第1のリングオシレータと、前記ストレス電圧が印加されない第2のリングオシレータと、前記第1のリングオシレータの出力および前記第2のリングオシレータの出力を受け、これらの位相を比較する位相比較器とを備え、前記第1のリングオシレータは、前記第1のリングオシレータのリング接続を切断して前記第2のリングオシレータの所定のノードと前記第1のリングオシレータの所定のノードとが接続される第1の接続状態と、前記第1のリングオシレータと前記第2のリングオシレータとの接続を切断して前記第1のリングオシレータがリング接続される第2の接続状態とを切り替えるスイッチ回路を有することを特徴とする半導体集積回路。

IPC (3件)：

H01L 21/822 , H01L 27/04 , G01R 31/28

FI (2件)：

H01L27/04 T , G01R31/28 V

Fターム (29件)：

2G132AA17 , 2G132AB02 , 2G132AB06 , 2G132AB07 , 2G132AC02 , 2G132AD01 , 2G132AD07 , 2G132AE14 , 2G132AK07 , 2G132AK09 , 2G132AK11 , 2G132AK16 , 2G132AL09 , 2G132AL11 , 5F038BG05 , 5F038BH03 , 5F038BH15 , 5F038CD05 , 5F038CD09 , 5F038CD15 , 5F038CD17 , 5F038DF01 , 5F038DF17 , 5F038DT02 , 5F038DT09 , 5F038DT10 , 5F038DT12 , 5F038DT18 , 5F038EZ20

引用特許：

出願人引用 (2件)

特願2004-225506号公報
劣化診断回路及び半導体集積回路
公報種別：公開公報出願番号：特願2006-329699 出願人：株式会社東芝

前のページに戻る