特許
J-GLOBAL ID:201003070720737145
半導体装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2008-191597
公開番号(公開出願番号):特開2010-034101
出願日: 2008年07月25日
公開日(公表日): 2010年02月12日
要約:
【課題】半導体装置における放熱性の向上を図る。【解決手段】配線基板3上にSOC1が搭載されたBGA8において、SOC1が、少なくとも一部の領域がSOC1の中央部側に配置された演算回路1gを有しており、SOC1の主面の演算回路1g上に第2パッド1iを設け、この第2パッド1iと配線基板3のボンディングリード3cとを直接第2ワイヤ4bで接続することで、演算回路1gから発せられる熱を第2ワイヤ4bを介して配線基板3に逃がすことができ、BGA8における放熱性の向上を図ることができる。【選択図】図1
請求項(抜粋):
複数のボンディングリードが形成された上面、及び前記上面とは反対側に位置し、複数のランドが形成された下面を有する配線基板と、
複数の回路素子及び複数の配線を介して前記複数の回路素子とそれぞれ電気的に接続された複数のパッドが形成された主面、及び前記主面とは反対側に位置する裏面を有し、前記配線基板の前記上面上において、前記複数のボンディングリードの内側の領域に搭載された半導体チップと、
前記半導体チップの複数のパッドと前記配線基板の前記複数のボンディングリードとをそれぞれ電気的に接続する複数のワイヤと、
前記半導体チップ及び前記複数のワイヤを封止する封止体と、
前記配線基板の前記複数のランド上にそれぞれ接続された外部端子と、
を含み、
前記複数の回路素子は、前記複数のパッドよりも前記半導体チップの主面における中央部側に形成され、
前記複数の回路素子は、外部機器と信号の入出力を行う入出力回路と、前記外部機器から前記入出力回路に入力された信号を演算処理する演算回路とを有し、
前記演算回路の周波数は、前記入出力回路の周波数よりも高く、
前記演算回路は、前記入出力回路よりも前記主面における前記中央部側に配置される領域が多く、
前記複数のパッドは、平面形状が矩形状から成る前記半導体チップの各辺に沿って形成された第1パッドと、前記第1パッドよりも前記半導体チップの前記主面における前記中央部側に位置する第2パッドとを有し、
前記複数のワイヤは、前記第1パッドと電気的に接続される第1ワイヤと、前記第2パッドと電気的に接続される第2ワイヤとを有することを特徴とする半導体装置。
IPC (1件):
FI (1件):
Fターム (19件):
5F038BE07
, 5F038BE09
, 5F038BH16
, 5F038BH19
, 5F038CA03
, 5F038CA05
, 5F038CA10
, 5F038CD02
, 5F038CD12
, 5F038CD18
, 5F038DF03
, 5F038DF04
, 5F038DF12
, 5F038EZ19
, 5F038EZ20
, 5F136BB00
, 5F136DA08
, 5F136EA70
, 5F136FA70
引用特許:
出願人引用 (1件)
-
半導体装置
公報種別:公開公報
出願番号:特願2005-000735
出願人:株式会社ルネサステクノロジ
前のページに戻る