特許
J-GLOBAL ID：200903019998485787

半導体装置

発明者：
嶋貫 好彦

嶋貫 好彦 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2005-000735
公開番号（公開出願番号）：特開2006-190771
出願日： 2005年01月05日
公開日（公表日）： 2006年07月20日
要約：
【課題】 半導体装置の小型化を図る。【解決手段】 主面3aに形成された複数の端子3mと、裏面3bに形成された複数のランド3dと、レーザ加工によって複数のランド3dそれぞれの上部に形成されたスルーホール3eと、スルーホール3e内に配置され、かつ端子3mとランド3dを電気的に接続するメッキ膜3gとを有するパッケージ基板3と、パッケージ基板3の主面3aに搭載された半導体チップ1と、半導体チップ1のパッド1cとパッケージ基板3とを接続する導電性ワイヤ4と、パッケージ基板3のランド3dに設けられた複数の半田バンプ8とからなり、スルーホール3eがレーザ加工で形成されたことにより、スルーホール3eの開口部3jが小さいため、スルーホール3eの直下に半田バンプ8を配置することが可能になり、CSP7(半導体装置)の小型化を図ることができる。【選択図】 図4
請求項（抜粋）：
主面と、前記主面に対向する裏面と、前記主面に形成された複数の端子と、前記裏面に形成された複数のランドと、レーザ加工によって形成された貫通孔と、前記貫通孔内に配置され、かつ前記端子と前記ランドを接続する導体部とを有する配線基板と、 前記配線基板の前記主面に搭載された半導体チップと、 前記半導体チップの電極と前記配線基板の前記端子とを電気的に接続する導電性部材と、 前記配線基板の前記裏面の前記複数のランドそれぞれに設けられた外部端子とを有し、 前記貫通孔は、前記ランドおよび前記外部端子と平面的に重なる位置に形成されていることを特徴とする半導体装置。
IPC (1件)：
H01L 23/12
FI (1件)：
H01L23/12 501W
引用特許：
出願人引用 (3件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM