半導体装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (4件)：吉武賢次 , 佐藤泰和 , 吉元弘 , 川崎康
公報種別：公開公報
出願番号（国際出願番号）：特願2008-334189
公開番号（公開出願番号）：特開2010-157570
出願日： 2008年12月26日
公開日（公表日）： 2010年07月15日
要約：

【課題】マルチ酸化プロセスにおいて、p型MOSFETの閾値電圧を、可及的に高精度に制御可能な半導体装置の製造方法を提供する。【解決手段】LV領域、MV領域及びHV領域にSiGe膜5をそれぞれ形成し、 LV領域、MV領域及びHV領域におけるSiGe膜5の上に第1のゲート絶縁膜6を形成し、 MV領域における第1のゲート絶縁膜6を除去し、 LV領域とHV領域における第1のゲート絶縁膜6、及びMV領域におけるSiGe膜5の上に第2のゲート絶縁膜8を形成し、 LV領域における第1のゲート絶縁膜6及び第2のゲート絶縁膜8を除去し、 LV領域におけるSiGe膜5の上にシリコン膜10を形成し、 LV領域におけるシリコン膜10、及びMV領域とHV領域とにおける第2のゲート絶縁膜8の上に、High-k膜からなる第3のゲート絶縁膜12及びメタル層13を順次形成する。【選択図】図1L

請求項（抜粋）：

ゲート絶縁膜の膜厚が異なる2種類の電界効果型トランジスタを、半導体基板上の第1の領域及び第2の領域にそれぞれ形成する、半導体装置の製造方法であって、前記第1の領域及び前記第2の領域にシリコン及びゲルマニウムを有する膜をそれぞれ形成し、前記第1の領域及び前記第2の領域における前記シリコン及びゲルマニウムを有する膜の上に、第1のゲート絶縁膜を形成し、前記第1の領域における前記第1のゲート絶縁膜を除去し、前記第1の領域に形成された前記シリコン及びゲルマニウムを有する膜の上に、前記シリコン及びゲルマニウムを有する膜の保護膜を形成し、この後、前記第1の領域における前記保護用の膜の上方に、及び前記第2の領域における前記第1のゲート絶縁膜の上方に、High-k膜からなる第2のゲート絶縁膜を形成する、ことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/823 , H01L 27/092 , H01L 29/78

FI (2件)：

H01L27/08 321D , H01L29/78 301G

Fターム (39件)：

5F048AA07 , 5F048AC01 , 5F048AC03 , 5F048BA01 , 5F048BA14 , 5F048BB01 , 5F048BB06 , 5F048BB07 , 5F048BB09 , 5F048BB10 , 5F048BB11 , 5F048BB12 , 5F048BB16 , 5F048BB17 , 5F048BD01 , 5F048BD09 , 5F048BG13 , 5F140AA06 , 5F140AB03 , 5F140BA01 , 5F140BC06 , 5F140BC13 , 5F140BD01 , 5F140BD02 , 5F140BD04 , 5F140BD05 , 5F140BE02 , 5F140BE07 , 5F140BE09 , 5F140BE10 , 5F140BE11 , 5F140BF03 , 5F140BF11 , 5F140BF14 , 5F140BG20 , 5F140BG27 , 5F140BG32 , 5F140BG37 , 5F140CB04

引用特許：

出願人引用 (1件)

電界効果型トランジスタおよびその製造方法
公報種別：公開公報出願番号：特願2005-194710 出願人：松下電器産業株式会社

前のページに戻る