特許

J-GLOBAL ID：201003077266653580

電気回路

発明者： 塩田 哲義
出願人/特許権者： 富士通株式会社
代理人 (6件)： 青木 篤 ,  伊坪 公一 ,  樋口 外治 ,  榎原 正巳 ,  倉地 保幸 ,  小林 龍
公報種別：公開公報
出願番号（国際出願番号）：特願2008-163567
公開番号（公開出願番号）：特開2010-003982
出願日： 2008年06月23日
公開日（公表日）： 2010年01月07日
要約：

【課題】ESD保護を確実に行うと共に、処理速度の向上および消費電力の削減を行うことのできる電気回路の提供を図る。【解決手段】第1電源線VDDと、第2電源線VSSと、前記第1電源線に接続され、該第1電源線の電位変動を検出して検出信号を出力する出力部I1を有する検出回路31と、前記第1電源線と前記第2電源線との間に設けられ、前記検出信号によって制御される第1スイッチ素子33と、前記第1電源線または前記第2電源線と前記出力部との間に設けられた非線形素子D1,D2と、を備えるように構成する。【選択図】図4

請求項（抜粋）：

第1電源線と、 第2電源線と、 前記第1電源線に接続され、該第1電源線の電位変動を検出して検出信号を出力する出力部を有する検出回路と、 前記第1電源線と前記第2電源線との間に設けられ、前記検出信号によって制御される第1スイッチ素子と、 前記第1電源線または前記第2電源線と前記出力部との間に設けられた非線形素子と、 を備えることを特徴とする電気回路。

IPC (1件)：

H01L 27/06

FI (2件)：

H01L27/06 311B ,  H01L27/06 311C

Fターム (5件)：

5F048CC01 ,  5F048CC05 ,  5F048CC06 ,  5F048CC16 ,  5F048CC18

引用特許：

出願人引用 (1件)

• ESD保護回路
  公報種別：公開公報   出願番号：特願2006-309487   出願人：マグナチップセミコンダクター有限会社