特許

J-GLOBAL ID：201003081940359666

回路装置およびその製造方法

発明者： 茂木 昌巳 ,  金久保 優 ,  三野 勝義
出願人/特許権者： 三洋電機株式会社 ,  三洋半導体株式会社
代理人 (1件)： 岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願2008-250911
公開番号（公開出願番号）：特開2010-086992
出願日： 2008年09月29日
公開日（公表日）： 2010年04月15日
要約：

【課題】被覆層を経由したショートが防止された回路装置およびその製造方法を提供する。【解決手段】回路装置10は、導電パターン18が上面に設けられた基板20と、基板20に固着されて導電パターン18と電気的に接続された半導体素子16と、半導体素子16を覆うように基板20の上面を被覆する封止樹脂22とを主要に具備する。更に、導電パターン18を被覆する被覆層14の表面はガラス膜28により被覆されており、このことにより被覆層14への水分の進入が抑制され、導電パターン18どうしのショートが防止される。【選択図】図1

請求項（抜粋）：

基板と、 前記基板の上面に形成された導電パターンと、 前記導電パターンを被覆する被覆層と、 前記導電パターンに電気的に接続された回路素子と、を備え、 前記被覆層をガラス膜により被覆することを特徴とする回路装置。

IPC (3件)：

H01L 23/12 ,  H01L 23/29 ,  H01L 23/31

FI (2件)：

H01L23/12 501W ,  H01L23/30 G

Fターム (3件)：

4M109AA03 ,  4M109EC07 ,  4M109ED06

引用特許：

出願人引用 (1件)

• 回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願2001-185420   出願人：三洋電機株式会社