特許

J-GLOBAL ID：201003084805193269

半導体装置の製造方法及び半導体装置

発明者： 佐甲 隆 ,  白井 浩樹
出願人/特許権者： NECエレクトロニクス株式会社
代理人 (1件)： 速水 進治
公報種別：公開公報
出願番号（国際出願番号）：特願2008-248973
公開番号（公開出願番号）：特開2010-080779
出願日： 2008年09月26日
公開日（公表日）： 2010年04月08日
要約：

【課題】閾値電圧が互いに同一であることを要求される2つのトランジスタにおいて、閾値電圧が異なる値になることを抑制する半導体装置の製造方法及び半導体装置を提供する。【解決手段】第1素子形成領域12には第1トランジスタ202及び第2トランジスタ204が形成され、第2素子形成領域13には第3トランジスタ302が形成される。これら3つのトランジスタは同一導電型である。第1トランジスタ202及び第2トランジスタ204は同一の閾値電圧を有する。第1マスクパターンを用いて第1素子形成領域12に第1ウェル210を形成し、第2マスクパターンを用いて第2素子形成領域13に第2ウェル410を形成する。第1トランジスタ202のチャネル領域及び第2トランジスタ204のチャネル領域は基準線Lを介して線対称な形状を有している。また第1マスクパターンも、基準線Lを介して線対称な形状を有している。【選択図】図2

請求項（抜粋）：

閾値電圧が互いに同一である第1導電型の第1トランジスタ及び第1導電型の第2トランジスタを第1素子形成領域に有しており、第1導電型の第3トランジスタを第2素子形成領域に有する半導体装置を製造する半導体装置の製造方法であって、 前記第2素子形成領域は前記第1素子形成領域の隣に位置しており、 前記第2トランジスタは、前記第1トランジスタと前記第3トランジスタの間に位置しており、 前記第1トランジスタのチャネル領域及び前記第2トランジスタのチャネル領域は、前記2つのチャネル領域の間を延伸する基準線を介して線対称な形状を有しており、 基板に素子分離膜を形成することにより、前記第1素子形成領域及び前記第2素子形成領域をそれぞれ他の領域から分離する工程と、 前記第1素子形成領域を内側に含んでいて前記基準線に対して線対称な形状を有している第1開口部を有し、かつ前記第2素子形成領域を覆う第1マスクパターンを前記基板上に形成する工程と、 前記第1マスクパターンをマスクとして第2導電型の不純物を前記基板にイオン注入することにより、前記第1素子形成領域に第2導電型の第1ウェルを形成する工程と、 前記第1マスクパターンを除去する工程と、 前記第2素子形成領域を内側に含む第2開口部を有し、かつ前記第1素子形成領域を覆う第2マスクパターンを前記基板上に形成する工程と、 前記第2マスクパターンをマスクとして第2導電型の不純物を前記基板にイオン注入することにより、前記第2素子形成領域に第2導電型の第2ウェルを形成する工程と、 前記第2マスクパターンを除去する工程と、 前記第1素子形成領域に前記第1トランジスタ及び前記第2トランジスタを形成し、かつ前記第2素子形成領域に前記第3トランジスタを形成する工程と、 を備える半導体装置の製造方法。

IPC (8件)：

H01L 21/823 ,  H01L 27/088 ,  H01L 21/824 ,  H01L 27/108 ,  H01L 21/82 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 27/10

FI (7件)：

H01L27/08 102A ,  H01L27/10 681G ,  H01L27/08 102D ,  H01L21/82 D ,  H01L27/04 A ,  H01L27/10 481 ,  H01L27/08 102B

Fターム (35件)：

5F038CA02 ,  5F038CA06 ,  5F038DF05 ,  5F038EZ13 ,  5F038EZ20 ,  5F048AB01 ,  5F048AB10 ,  5F048AC01 ,  5F048BA01 ,  5F048BB01 ,  5F048BB03 ,  5F048BD01 ,  5F048BD02 ,  5F048BD10 ,  5F048BE03 ,  5F048BE04 ,  5F048BE06 ,  5F048BG11 ,  5F048BG13 ,  5F064BB14 ,  5F064BB19 ,  5F064BB23 ,  5F064CC12 ,  5F064DD05 ,  5F064DD10 ,  5F064DD16 ,  5F064GG01 ,  5F083AD00 ,  5F083GA11 ,  5F083GA30 ,  5F083LA03 ,  5F083LA25 ,  5F083NA01 ,  5F083PR37 ,  5F083ZA01

引用特許：

出願人引用 (1件)

• 半導体記憶回路
  公報種別：公開公報   出願番号：特願平8-167677   出願人：日本電気アイシーマイコンシステム株式会社