文献

J-GLOBAL ID：201102213544153009   整理番号：11A0803003

20Gbpsのチップ間通信のための設計とモデリング

Design and Modeling for Chip-to-Chip Communication at 20 Gbps

著者 (9件)： ZHANG Jianmin (CISCO SYSTEMS, INC, CA, USA) ,  CHEN Qinghua B. (CISCO SYSTEMS, INC, CA, USA) ,  QIU Kelvin (CISCO SYSTEMS, INC, CA, USA) ,  SCOGNA Antonio C. (CST of America, MA, USA) ,  SCHAUER Martin (CST of America, MA, USA) ,  ROMO Gerardo (CST of America, MA, USA) ,  DREWNIAK James L. (Univ. L’Aquila, L’Aquila, ITA) ,  DREWNIAK James L. (Missouri Univ. Sci. and Technol., MO, USA) ,  ORLANDI Antonio
資料名： IEEE International Symposium on Electromagnetic Compatibility  (IEEE International Symposium on Electromagnetic Compatibility)
巻： 2010 Vol.2  ページ： 467-472  発行年： 2010年 
JST資料番号： E0041A  ISSN： 2158-110X  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 20Gbpsのチップ間通信路の設計には通信路両端のパッケージを含める必要があり,その際にパッケージ内部の不連続,PCBとパッケージ間のインタフェースなどを考慮するため新課題となる。本論文で,パッケージを含む全通信路のモデリング法を示し伝送損失とその等化の効果を予測した。考察対象はPCB上の2個のパッケージからなりその間を高速差動通信路で結ぶ。2つのパッケージから通信路部分を切り離し,フルウェーブツールでパッケージと通信路部分のシミュレーションを個別に行う。その結果をSパラメータでカスケード接続し全通信路性能を得る。シミュレーション結果を測定値と比較し,等化有無のFR4通信路についてアイパターンを示した。

シソーラス用語： *プリント配線 ,  高速度 ,  *ICパッケージ ,  相互接続 ,  *通信系モデル ,  電気信号 ,  全波解析 ,  等化 ,  アイパターン ,  単位
準シソーラス用語： ギガビット ,  減衰等化 ,  差動信号

分類 (2件)： プリント回路  (NA05040O) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (3件)： チップ間通信 ,  設計 ,  モデリング