文献

J-GLOBAL ID：201102223016877289   整理番号：11A1186861

サブ1nm EOT TDDB評価手法

Methodologies for sub-1nm EOT TDDB evaluation

著者 (8件)： KAUERAUF Thomas (imec, Leuven, BEL) ,  DEGRAEVE Robin (imec, Leuven, BEL) ,  RAGNARSSON Lars-Ake (imec, Leuven, BEL) ,  ROUSSEL Philippe (imec, Leuven, BEL) ,  SAHHAF Sahar (imec, Leuven, BEL) ,  GROESENEKEN Guido (imec, Leuven, BEL) ,  GROESENEKEN Guido (KU Leuven, Leuven, BEL) ,  O’CONNOR Robert (Tyndall National Inst., Cork City, IRL)
資料名： Annual Proceedings. IEEE International Reliability Physics Symposium  (Annual Proceedings. IEEE International Reliability Physics Symposium)
巻： 2011 Vol.1  ページ： 7-16  発行年： 2011年 
JST資料番号： A0631A  ISSN： 1541-7026  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： サブ1nm極薄等価酸化膜厚(EOT)high-κ(高誘電率)/金属ゲートMOS素子用には,定電圧ストレス印加後ソフト破壊(SBD)に基づく従来の時間依存誘電破壊(TDDB)方法は,低破壊電圧と短破壊時間のため問題があった。SBDフリー領域,漏洩電流支配領域とハード破壊(HBD)制限領域からなる,一体化TDDB信頼性予測の構築に必要なSBDと疲労パラメータの実験による異なる3決定方法を提案した。第一方法は,湾曲HBD分布の整合に基づき,第2方法では,t_SBDの分離抽出可能可能性について調べた。第3方法では,SBDパラメータの抽出にストレス誘起漏洩電流(SILC)を用いた。これらの3方法を数サブ1nm EOT high-κ/金属ゲートnMOSとpMOSについて例示した。また,極薄EOT pMOS素子の場合,HBD前SILCは不充分であり,SBDの検出が可能であるため,最適方法は,t_SBDとt_HBD分布に基づくことを示した。しかし,nMOSの場合,測定時間と精度の点でSILCとt_HBD方法が最良であった。また,ストレスの極性を逆にすることによるSBD経路のアニール処理可能性を示す実験と対比することにより,SBD/疲労モデルの有効性と解釈を検証した。その誘電積層の2層中破壊経路間の相関関係の概念の導入が,これらの層の微妙な破壊統計を完全に把握するのに不可欠であることを実証した。

シソーラス用語： *絶縁破壊 ,  *時間依存性 ,  誘電率 ,  *ゲート【半導体】 ,  金属材料 ,  膜厚 ,  *超薄膜 ,  *信頼性 ,  漏れ電流 ,  Weibull分布 ,  *MOS集積回路 ,  P型半導体 ,  N型半導体
準シソーラス用語： TDDB ,  金属ゲート

分類 (1件)： 固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (4件)： サブ ,  EOT ,  TDDB ,  評価手法