文献

J-GLOBAL ID：201102244637843504   整理番号：11A1249987

22nmとそれ以降に要求される3層プロセスのパフォーマンス

Performance of tri-layer process required for 22nm and beyond

著者 (8件)： WEI Yayi (GLOBALFOUNDRIES, NY) ,  GLODDE Martin (IBM T.J. Watson Res. Center, NY) ,  YUSUFF Hakeem (IBM Microelectronics, NY) ,  LAWSON Margaret (IBM Microelectronics, NY) ,  CHANG Sang Yil (SAMSUNG Electronics Co., Ltd., NY) ,  YOON Kwang Sub (SAMSUNG Electronics Co., Ltd., NY) ,  WU Chung-Hsi (IBM Microelectronics, NY) ,  KELLING Mark (GLOBALFOUNDRIES, NY)
資料名： Proceedings of SPIE  (Proceedings of SPIE)
巻： 7972  号： Pt.2  ページ： 79722L.1-79722L.12  発行年： 2011年 
JST資料番号： D0943A  ISSN： 0277-786X  CODEN： PSISDG  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 45nmノード以来,半導体製造にはSi含有反射防止コーティング(SiARC)とスピンオンカーボン(SOC)の下地層が広く採用されてきた。SiARCとSOCの組合せが反射防止と高いエッチング選択性実現の優れた解決策となっている。22nmからさらに進み,3層材料とプロセスが要請に対してこれまで巧妙に歩調を合せてきている。本報告は製造現場の全体像の観察からのSiARC(高Si含有率)とカーボン下地層の詳細な成果について述べる。原型の45nmから22nmとそれ以降までの3層利用に及んで,たとえば厚み選定,エッチング選択性,レジスト互換性,再処理許容性および下地層パターンの揺らぎの問題などに対処するために必要な機能を中心に検討した。高い弾性率をもつSOC材料の選択とSOC-PAB(ベーキング温度)上昇を含めてプロセス条件に関するいくつかの知見を述べた。

シソーラス用語： ナノメータ加工 ,  *半導体プロセス ,  ケイ素 ,  被覆 ,  反射防止膜 ,  炭素 ,  *フォトリソグラフィー ,  多層膜 ,  エッチング ,  *回路パターン形成
準シソーラス用語： スピンオンカーボン ,  液浸リソグラフィー

分類 (1件)： 固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (2件)： プロセス ,  パフォーマンス