文献

J-GLOBAL ID：201102244791594932   整理番号：11A1851388

2層の単一結晶粒シリコンを用いたSRAMとイメージセンサーのモノリシック3D集積化

Monolithic 3-D Integration of SRAM and Image Sensor Using Two Layers of Single-Grain Silicon

著者 (7件)： DERAKHSHANDEH Jaber (Delft Univ. Technol., Delft, NLD) ,  GOLSHANI Negin (Delft Univ. Technol., Delft, NLD) ,  ISHIHARA Ryoichi (Delft Univ. Technol., Delft, NLD) ,  TAJARI MOFRAD Mohammad Reza (Delft Univ. Technol., Delft, NLD) ,  ROBERTSON Michael (Acadia Univ., Wolfville, CAN) ,  MORRISON Thomas (Acadia Univ., Wolfville, CAN) ,  BEENAKKER C. I. M. (Delft Univ. Technol., Delft, NLD)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 58  号： 11  ページ： 3954-3961  発行年： 2011年11月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： SRAMとイメージセンサー応用用に,2単一結晶粒シリコン層のモノリシック3次元(3D)集積化を実現した。各画素に対し個別出力をもつ3トランジスタ読出し回路の表面上に作製した,25μm画素サイズをもつ12×28シリコン横形フォトダイオードアレイを実現した。2単一結晶粒シリコン層用いて作製したnMOSFETは,上部層と底部層で各々600と400cm²/V・sの移動を示した。さらに,光をフォトダイオードに照射した場合,暗部中より電流が100倍以上増した。諸構成の各セルの性能と面積を比較するため,2層の結晶シリコン上に0.75Vの静的雑音余裕(SNM)を有する6T SRAMセルを作製した。

シソーラス用語： *三次元 ,  *半導体集積回路 ,  *SRAM ,  *イメージセンサ ,  ケイ素 ,  *エキシマレーザ ,  *結晶化 ,  結晶粒 ,  *フォトダイオード ,  画素 ,  データ読取 ,  スケーリング【計数】 ,  PIN接合 ,  電流電圧特性 ,  量子効率 ,  過渡応答 ,  N型半導体 ,  MOSFET ,  薄膜トランジスタ ,  雑音余裕

分類 (2件)： 撮像・録画装置  (ND12032E) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： 2層 ,  結晶粒 ,  シリコン ,  SRAM ,  イメージセンサー ,  3D集積化