文献

J-GLOBAL ID：201102248791493520   整理番号：11A1452858

3Dモノリシック集積

3D monolithic integration

著者 (16件)： BATUDE P. (CEA-leti, Grenoble, FRA) ,  VINET M. (CEA-leti, Grenoble, FRA) ,  POUYDEBASQUE A. (CEA-leti, Grenoble, FRA) ,  LE ROYER C. (CEA-leti, Grenoble, FRA) ,  PREVITALI B. (CEA-leti, Grenoble, FRA) ,  TABONE C. (CEA-leti, Grenoble, FRA) ,  HARTMANN J.-M. (CEA-leti, Grenoble, FRA) ,  SANCHEZ L. (CEA-leti, Grenoble, FRA) ,  BAUD L. (CEA-leti, Grenoble, FRA) ,  CARRON V. (CEA-leti, Grenoble, FRA) ,  TOFFOLI A. (CEA-leti, Grenoble, FRA) ,  ALLAIN F. (CEA-leti, Grenoble, FRA) ,  MAZZOCCHI V. (CEA-leti, Grenoble, FRA) ,  LAFOND D. (CEA-leti, Grenoble, FRA) ,  DELEONIBUS S. (CEA-leti, Grenoble, FRA) ,  FAYNOT O. (CEA-leti, Grenoble, FRA)
資料名： IEEE International Symposium on Circuits and Systems  (IEEE International Symposium on Circuits and Systems)
巻： 2011 Vol.4  ページ： 2233-2236  発行年： 2011年 
JST資料番号： A0757A  ISSN： 0271-4302  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 3Dモノリシック集積における,分子ウエハボンディングを用いたプロセスフローを提案した。薄い中間誘電体と共に全ウエハ分子ボンディングを用いることにより,トップ及びボトムトランジスタに関して高品質を得ることができた。機能的インバータ及びSRAMを作製した。この集積が,論理及びメモリ積極的スケーリングに必要な,密度及び性能利得の点で有望であることを示した。この技術は,異種技術を同時集積する方法も提供した。この特徴は,Si上に論理と同時集積したGeに対して,超小型化イメージャ及びホトニクスに関して有望である。

シソーラス用語： *三次元 ,  *半導体集積回路 ,  MOSFET ,  *ウエハ【IC】 ,  *SRAM ,  バイアホール ,  *多層配線 ,  RTA【熱処理】 ,  *SOI構造 ,  層間絶縁 ,  固相成長 ,  エピタクシー ,  シート抵抗 ,  化学蒸着 ,  単原子層 ,  電流電圧特性 ,  容量電圧特性 ,  スケーリング【計数】 ,  利得
準シソーラス用語： TSV【配線】 ,  ALD【蒸着】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (2件)： 3D ,  モノリシック集積