400MB/s非同期トグルDDRインタフェイスを有する21nm高性能64GB MLC NANDフラッシュメモリ

KIM Chulbum; RYU Jinho; LEE Taesung; KIM Hyeonggon; LIM Jeawoo; JEONG Jaeyong; SEO Seonghwan; JEON Hongsoo; KIM Bokeun; LEE InYoul; LEE DooSeop; KWAK PanSuk; CHO Seongsoon; YIM Yongsik; CHO Changhyun; JEONG Woopyo; HAN Jin-Man; SONG Dooheon; KYUNG Kyehyun; LIM Young-Ho; JUN Young-Hyun

文献

J-GLOBAL ID：201102250564945303 整理番号：11A1648334

400MB/s非同期トグルDDRインタフェイスを有する21nm高性能64GB MLC NANDフラッシュメモリ

A 21nm High Performance 64Gb MLC NAND Flash Memory with 400MB/s Asynchronous Toggle DDR Interface

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=11A1648334&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=11A1648334&from=J-GLOBAL&jstjournalNo=W0767A") }}

著者 (21件)： , , , , , , , , , , , , , , , , , , , ,
資料名：
巻： 2011 ページ： 196-197 発行年： 2011年
JST資料番号： W0767A ISSN： 2158-5601 資料種別：会議録 (C)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

順次読取とプログラミングスループットの性能利得を求めて,NANDフラッシュのページサイズが拡大している。アーキテクチャトレンドに対応するには,アレイ電力低減とI/O帯域幅改良を設計の中心課題に置く必要がある。21nmプロセス技術を利用した64GB MLC(Multiple Level Cell) NANDフラッシュを開発/計測した。4面アーキテクチャ(最大32KBのページサイズを提供),アレイ電力低減スキーム,400MB/s DDRインタフェイスなどの革新的設計技法を成功裡に開発した。性能と信頼性に取組むべく,オンチップランダマイザ,ソフトデータ読取およびインクリメンタルビット線比率スキームを開発した。

, , , , , , , , , , , ,
, , ,

半導体集積回路

, , , ,

前のページに戻る