文献

J-GLOBAL ID：201102283473412693   整理番号：11A0096912

65nm CMOSによる98.7%の電流効率と2.7μAの零入力電流の0.5V入力ディジタルLDO

0.5-V Input Digital LDO with 98.7% Current Efficiency and 2.7-μA Quiescent Current in 65nm CMOS

著者 (8件)： OKUMA Yasuyuki (Semiconductor Technol. Academic Res. Center(STARC), Yokohama, JPN) ,  ISHIDA Koichi (Univ. Tokyo, Tokyo, JPN) ,  RYU Yoshikatsu (Semiconductor Technol. Academic Res. Center(STARC), Yokohama, JPN) ,  ZHANG Xin (Univ. Tokyo, Tokyo, JPN) ,  CHEN Po-Hung (Univ. Tokyo, Tokyo, JPN) ,  WATANABE Kazunori (Semiconductor Technol. Academic Res. Center(STARC), Yokohama, JPN) ,  TAKAMIYA Makoto (Univ. Tokyo, Tokyo, JPN) ,  SAKURAI Takayasu (Univ. Tokyo, Tokyo, JPN)
資料名： Proceedings of the IEEE Custom Integrated Circuits Conference  (Proceedings of the IEEE Custom Integrated Circuits Conference)
巻： 2010  ページ： 302-305  発行年： 2010年 
JST資料番号： H0843A  ISSN： 0886-5930  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 近しきい値論理回路では,ゲート遅延が電源電圧とプロセス変動に非常に敏感であるため,安定で調節可能な電源電圧が要求され,低リップルで調節可能な電源電圧を可能にする0.5V LDO(低ドロップアウト)が強く求められている。本文では,0.5V近しきい値論理回路に対して低雑音で調節可能な電源電圧を提供するために,ディジタルLDOを提案した。演算増幅器によりフィードバク制御される通常のLDOは,0.5V動作ができないので,本ディジタルLDOは全てのアナログ回路を取除き,0.5V動作を可能にするディジタル回路により制御される。開発した65nm CMOSディジタルLDOは,200μAの負荷電流で,98.7%の電流効率と2.7μAの零入力電流により,0.5V入力電圧と0.45V出力電圧を達成した。

シソーラス用語： 半導体集積回路 ,  CMOS構造 ,  電流効率 ,  論理回路 ,  雑音低減 ,  *電源装置 ,  電圧制御

分類 (1件)： 変成機器一般  (NB08010F)

タイトルに関連する用語 (4件)： CMOS ,  電流効率 ,  入力電流 ,  ディジタル