TSV主導積層化による4x128 I/Os付き1.2V 12.8GB/s 2Gbのモバイル広帯域I/O DRAM

KIM Jung-Sik; OH Chi Sung; LEE Hocheol; LEE Donghyuk; HWANG Hyong-Ryol; HWANG Sooman; NA Byongwook; MOON Joungwook; KIM Jin-Guk; PARK Hanna; RYU Jang-Woo; PARK Kiwon; KANG Sang-Kyu; KIM So-Young; KIM Hoyoung; BANG Jong-Min; CHO Hyunyoon; JANG Minsoo; HAN Cheolmin; LEE Jung-Bae; KYUNG Kyehyun; CHOI Joo-Sun; JUN Young-Hyun

文献

J-GLOBAL ID：201102298099775105 整理番号：11A1161453

TSV主導積層化による4x128 I/Os付き1.2V 12.8GB/s 2Gbのモバイル広帯域I/O DRAM

A 1.2V 12.8GB/s 2Gb Mobile Wide-I/O DRAM with 4×128 I/Os Using TSV-Based Stacking

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=11A1161453&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=11A1161453&from=J-GLOBAL&jstjournalNo=D0753A") }}

著者 (23件)： , , , , , , , , , , , , , , , , , , , , , ,
資料名：
巻： 2011 ページ： 496-497,497A 発行年： 2011年
JST資料番号： D0753A ISSN： 0193-6530 資料種別：会議録 (C)
記事区分：短報発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

最近のモバイル用のDRAMは,低電力,大容量,高速が望まれている。このようなモバイルDRAMとして,4チャンネルで512本DQピンを持ち,データレート12.8GB/sを特色とする1Gb信号データ速度(SDR)の広帯域I/OモバイルSDRAMを設計した。チップ・アーキテクチャは4チャンネルの16分割64Mbアレイを含む。512ビットI/O動作の電力消費を減らし,また高いデータレートをサポートするため,チャネル当たり44x6のマイクロバンプを採用してI/Oドライバー負荷を削減した。また,自己リフレッシュ電流を減らすため,二重周期型リフレッシュ・スキームを採用した。更に,速度遅延と低電圧動作による周波数制限問題を解決するため,読取ストロボ機能を追加した。50nm技術で作製したダイ面積は64.34mm²で,読取電力は330.6mWであった。マイクロバンプとシリコンバイア積層(Thru-Si-Stacking TSV)により広帯域I/O DRAMダイを2枚積層できた。

, , , , , , , ,
, ,

記憶装置 , 移動通信 , 固体デバイス製造技術一般

, , , ,

前のページに戻る