消去型プログラマブルリードオンリーメモリ

発明者： , ,
出願人/特許権者：
代理人 (1件)：西脇民雄
公報種別：特許公報
出願番号（国際出願番号）：特願2001-359686
公開番号（公開出願番号）：特開2003-168747
特許番号：特許第3954368号
出願日： 2001年11月26日
公開日（公表日）： 2003年06月13日
請求項（抜粋）：

【請求項1】コントロールゲートを設けない消去型プログラマブルリードオンリーメモリであって、Nウェル内に形成された2つの直列した第1と第2のp型金属酸化膜半導体(PMOS)トランジスタを含んでなり、該第1のp型金属酸化膜半導体トランジスタはセレクトトランジスタとし、かつゲート電極がワードラインに接続され、該ワードラインに接続されているゲート電極をセレクトゲート電圧(VSG)にカップリングするとともに、第1ターミナル(ソース)をソースライン電圧(VSL)に接続し、第2ターミナル(ドレイン)は該第2のp型金属酸化膜半導体トランジスタの第1ターミナルに接続し、該第2のp型金属酸化膜半導体トランジスタのゲート電極はフローティングゲートとし、該フローティングゲートにはチャンネルホットエレクトロン注入(CHI)によって熱電子が充電され、前記消去型プログラマブルリードオンリーメモリに”1”を書き込む場合、選択されたワードラインが接地(0電圧)であって、選択されないワードラインのバイアスを第1電圧とし、選択されたビットラインを0電圧とし、選択されないビットラインのバイアスを該第1電圧とし、ソースバイアスを該第1電圧とし、前記Nウェルを該第1電圧とする条件において、選択された該セレクトトランジスタをターンオン(turn on)として熱電子を該フローティングゲートに注入し、前記ビットラインは、前記第2のp型金属酸化膜半導体トランジスタの第2ターミナルに接続されていることを特徴とする消去型プログラマブルリードオンリーメモリ。

IPC (6件)：

H01L 21/8247 ( 200 6.01) , H01L 29/792 ( 200 6.01) , H01L 29/788 ( 200 6.01) , H01L 27/115 ( 200 6.01) , G11C 16/04 ( 200 6.01) , G11C 16/02 ( 200 6.01)

FI (4件)：

H01L 29/78 371 , H01L 27/10 434 , G11C 17/00 623 A , G11C 17/00 611 G

引用特許：

審査官引用 (5件)

特開平3-190280
特開平3-101168
半導体記憶装置
公報種別：公開公報出願番号：特願平5-001454 出願人：株式会社東芝

全件表示

前のページに戻る