特許
J-GLOBAL ID：201103003729608095
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (2件)：
大垣 孝
, 岡田 宏之
公報種別：特許公報
出願番号（国際出願番号）：特願平11-168111
公開番号（公開出願番号）：特開2000-357731
特許番号：特許第4454066号
出願日： 1999年06月15日
公開日（公表日）： 2000年12月26日
請求項（抜粋）：
【請求項1】 基板上にマスク層を形成する工程と、該マスク層および該マスク層の下に位置する前記基板に対して、所望の深さの素子分離領域用溝を形成する溝形成工程と、該溝および前記マスク層の残存する領域上に絶縁膜を形成する工程と、該絶縁膜を前記マスク層の残存する領域の表面が露出するまで研磨する平坦化工程と、前記マスク層の残存する領域を除去する工程とを含む半導体装置の製造方法において、
前記絶縁膜を形成する工程と前記平坦化工程との間に、前記溝のうち、最小幅が所定の幅以上である溝の上側に、前記絶縁膜よりも研磨レートの低い窒化膜パターンを設ける工程を含み、
前記窒化膜パターンは、前記溝の上側の絶縁膜部分に、窒化膜パターン形成用溝を設け、その後、該窒化膜パターン形成用溝内に窒化膜を埋め込むことにより形成される
ことを特徴とする半導体装置の製造方法。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
