特許
J-GLOBAL ID：201103004815345354
配線基板の設計支援装置
発明者：
,
,
,
出願人/特許権者：
代理人 (2件)：
中島 司朗
, 新居 広守
公報種別：特許公報
出願番号（国際出願番号）：特願平11-024301
公開番号（公開出願番号）：特開2000-242674
特許番号：特許第4234833号
出願日： 1999年02月01日
公開日（公表日）： 2000年09月08日
請求項（抜粋）：
【請求項1】少なくとも1つの信号層と、複数の電源層及び複数のグランド層のうち少なくとも1つの層とが重ねられて構成される多層配線基板への部品、箔又はビアの配置設計を支援する設計支援装置であって、
前記1つの信号層、又は前記1つの電源層若しくはグランド層上において、1つの経路領域を生成し、前記経路領域は、少なくとも1つの信号層に配される1つの信号線の一部、又は少なくとも1つの信号層に配される1つの信号線を流れる電流の帰還経路となると想定される経路の一部を内包する領域である経路領域生成手段と、
信号線と対応する経路とを含む電流ループにより囲まれる面積が小さくなるように、前記設定された経路領域に基づいて、部品、箔若しくはビアを配置する位置、又は、部品、箔若しくはビアの配置を避ける位置を算出する位置算出手段と
を備え、
前記1つの信号層には、複数の部品の各端子間を接続する箔が信号線として配されており、
帰還経路の一部を内包する経路領域を生成する前記経路領域生成手段は、
複数の部品の各端子間の接続を識別する接続識別子を少なくとも1つ記憶している接続記憶手段と、
接続識別子毎に、当該接続識別子により特定される端子間を接続する箔が占める箔領域の位置を示す箔情報と、当該箔が配されている層を識別する層識別子との組を記憶している箔記憶手段と、
1つの接続識別子を指定する接続識別子指定手段と、
前記指定された接続識別子に対応する箔情報と層識別子との組を、前記箔記憶手段から検出する箔検出手段と、
前記多層配線基板を構成する電源層又はグランド層から、前記検出された層識別子により識別される信号層に最も近い位置に配されている電源層又はグランド層を抽出する電源グランド層検出手段と、
前記抽出された電源層又はグランド層においてビアの配置を禁止する配置禁止領域を前記経路領域として生成し、前記配置禁止領域は、箔周囲領域を多層配線基板の積層方向に前記抽出された電源層又はグランド層に投影して形成される領域であり、前記箔周囲領域は、前記検出された箔情報により示される箔領域を所定の幅で囲む境界内の領域である禁
止領域生成手段とを含み、
ビアを配置する位置を算出する前記位置算出手段は、前記生成された配置禁止領域を避けて、ビアを配置する位置を算出する
ことを特徴とする設計支援装置。
IPC (2件)：
G06F 17/50 ( 200 6.01)
, H05K 3/00 ( 200 6.01)
G06F 17/50 658 V
, G06F 17/50 658 J
, H05K 3/00 D
