特許
J-GLOBAL ID：201103006783566534
五酸化タンタルからなるMISキャパシタの製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
井上 学
公報種別：特許公報
出願番号（国際出願番号）：特願2001-369449
公開番号（公開出願番号）：特開2003-168744
特許番号：特許第4051922号
出願日： 2001年12月04日
公開日（公表日）： 2003年06月13日
請求項（抜粋）：
【請求項1】 メモリセル選択用トランジスタとこれに直列に接続された情報蓄積用キャパシタとでメモリセルを構成し、上方に開口部を有する筒型の多結晶シリコン膜と多結晶シリコン膜の表面に形成された40nm以下の平均粒径を有する粒状シリコン結晶とからなる粗面化した多結晶シリコン下部電極、およびタンタルを主成分とする第1の誘電体膜と、下部電極と第一の誘電体膜に挟まれた第2の誘電体膜を有するキャパシタ絶縁膜、およびキャパシタ絶縁膜を挟み、前記下部電極に対向して形成された上部電極を備えた前記情報蓄積用キャパシタを、前記メモリセル選択用トランジスタの上部に配置したDRAMを有する半導体集積回路装置の製造方法であって、前記情報蓄積用キャパシタを、(a)メモリセルトランジスタ形成後に絶縁膜を堆積し、開口して溝を形成する工程、(b)前記溝の内部に非晶質シリコン膜を形成する工程、(c)前記非晶質シリコン膜の表面に粒状シリコン結晶を形成する工程、(d)前記粒状シリコン結晶の表面にリンを導入する工程、(e)前記リンを導入した表面に前記第2の誘電体膜を形成する工程、(f)前記第2の誘電体膜表面に第1層目の非晶質五酸化タンタル膜を形成する工程、(g)前記非晶質五酸化タンタル膜を700°C以上かつ740°C以下の酸化性雰囲気で結晶化させる工程、(h)前記結晶化五酸化タンタル膜の上部に第2層目の非晶質五酸化タンタル膜を形成する工程、(i)前記第2層目の非晶質五酸化タンタル膜を700°C以上かつ740°C以下の酸化性雰囲気で結晶化させる工程、(j)前記第2層目の結晶化五酸化タンタル膜の上部に前記溝を埋めるように上部電極を堆積する工程とを含み、前記第1層目および第2層目の非晶質五酸化タンタル膜の膜厚を、3nm以上4nm以下とし、前記記載の結晶化した五酸化タンタル膜の平均の結晶粒径を、前記粒状シリコン結晶の平均粒径よりも大きくすることを特徴とする半導体集積回路装置の製造方法。
IPC (2件)：
H01L 21/8242 ( 200 6.01)
, H01L 27/108 ( 200 6.01)
H01L 27/10 651
, H01L 27/10 621 C
