特許

J-GLOBAL ID：201103007850396726

超電導セル及び該セルを用いたメモリ・アレイ

発明者： クエンティン・ピー・ハー
出願人/特許権者： ノースロップ・グラマン・スペイス・アンド・ミッション・システムズ・コーポレーション
代理人 (6件)： 社本 一夫 ,  今井 庄亮 ,  増井 忠弐 ,  栗田 忠彦 ,  小林 泰 ,  大塚 住江
公報種別：特許公報
出願番号（国際出願番号）：特願平11-334593
公開番号（公開出願番号）：特開2000-200491
特許番号：特許第3597096号
出願日： 1999年11月25日
公開日（公表日）： 2000年07月18日
請求項（抜粋）：

【請求項1】二進情報を記憶する記憶状態と二進情報を読み出す読出状態とを有する超電導セルにおいて、二進情報を記憶する超電導記憶ループと、読み出しループと、前記超電導記憶ループと前記読み出しループとの間にあり、前記超電導記憶ループ及び前記読み出しループに共通なインダクタを有する直接結合手段とを備え、前記超電導記憶ループが、前記超電導記憶ループに直接接続された第1アドレス・ラインと、前記超電導記憶ループに磁気的に結合された第2アドレス・ラインと、前記第1及び第2アドレス・ライン上の電流が同じ極性を有するときに前記超電導セルを前記記憶状態に切り替え、前記第1及び第2アドレス・ライン上の電流が異なる極性を有するときに前記超電導セルを前記読出状態に切り替える第1切り替え可能記憶エレメントと、読み出し電流を前記直接結合手段に通過させ、前記読出状態において前記読み出しループに前記読み出し電流を通過させ、前記第1アドレス・ライン上において、記憶されている二進情報を検知する第2切り替え可能記憶エレメントとを備えることを特徴とする超電導セル。

IPC (1件)：

G11C 11/44

FI (1件)：

G11C 11/44 ZAA A

引用特許：

出願人引用 (2件)

• 特開平2-244497
  
• ジョセフソンラッチ回路
  公報種別：公開公報   出願番号：特願平6-320803   出願人：日本電気株式会社

審査官引用 (2件)

• 特開平2-244497
  
• ジョセフソンラッチ回路
  公報種別：公開公報   出願番号：特願平6-320803   出願人：日本電気株式会社