特許

J-GLOBAL ID：201103007938034735

不揮発性半導体メモリ

発明者： 高野 芳徳 ,  丹沢 徹 ,  田浦 忠行 ,  宮葉 武史 ,  渥美 滋
出願人/特許権者： 東芝メモリシステムズ株式会社 ,  株式会社東芝
代理人 (27件)： 鈴江 武彦 ,  蔵田 昌俊 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  風間 鉄也 ,  勝村 紘 ,  河井 将次 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓 ,  市原 卓三 ,  山下 元 ,  鈴江 武彦 ,  村松 貞男 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：特許公報
出願番号（国際出願番号）：特願平11-187051
公開番号（公開出願番号）：特開2001-015718
特許番号：特許第4398541号
出願日： 1999年06月30日
公開日（公表日）： 2001年01月19日
請求項（抜粋）：

【請求項1】 ワード線と、 第1導電型の第1MOSトランジスタ及び第2導電型の第2MOSトランジスタから構成される転送回路と、 前記ワード線と前記転送回路の出力端を接続する第1制御信号線と、 前記転送回路の入力端に接続される第2制御信号線と、 前記第2制御信号線に接続される第1デコーダと、 前記転送回路に接続される第3制御信号線と、 前記第3制御信号線に接続され、前記転送回路の動作を制御する制御信号を出力する第2デコーダとを具備し、 前記第1制御信号線は、第1配線層内に配置される第1部分と前記第1配線層上の第2配線層内に配置される第2部分とから構成され、かつ、前記ワード線は、前記第1制御信号線の前記第1部分を経由して前記第1MOSトランジスタの第1拡散層に接続され、 前記ワード線は、前記第1制御信号線の前記第1及び第2部分を経由して前記第2MOSトランジスタの第1拡散層に接続され、 前記第2制御信号線は、前記第1配線層内に配置される第1部分と前記第2配線層内に配置される第2部分とから構成され、 前記第1デコーダは、前記第2制御信号線の前記第1部分を経由して前記第2MOSトランジスタの第2拡散層に接続され、前記第2制御信号線の前記第1及び第2部分を経由して前記第1MOSトランジスタの第2拡散層に接続される ことを特徴とする不揮発性半導体メモリ。

IPC (5件)：

H01L 21/8247 ( 200 6.01) ,  H01L 27/115 ( 200 6.01) ,  H01L 27/10 ( 200 6.01) ,  H01L 29/788 ( 200 6.01) ,  H01L 29/792 ( 200 6.01)

FI (3件)：

H01L 27/10 434 ,  H01L 27/10 481 ,  H01L 29/78 371

引用特許：

審査官引用 (1件)

• 半導体記憶装置及びそれを用いた半導体装置並びに電子機器
  公報種別：公開公報   出願番号：特願平11-104751   出願人：セイコーエプソン株式会社