特許
J-GLOBAL ID：201103010381322776

位相同期ループの同期方法、位相同期ループ及び該位相同期ループを備えた半導体装置

発明者：
原田 裕高

原田 裕高 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-342525
公開番号（公開出願番号）：特開2001-160752
特許番号：特許第3360667号
出願日： 1999年12月01日
公開日（公表日）： 2001年06月12日
請求項（抜粋）：
【請求項1】 基準クロックと分周クロックとの間の位相周波数差に応じたパルス幅又はパルス数のアップクロック又はダウンクロックを出力する位相周波数比較器と、前記アップクロック又はダウンクロックに基づいて制御電流を流出又は流入するチャージポンプと、前記制御電流を平滑化して制御電圧として出力するローパスフィルタと、設定された変調感度に基づいて、前記制御電圧に応じた発振周波数を有する内部クロックを発振する電圧制御発振器と、逓倍率設定データにより設定された逓倍率に基づいて、前記内部クロックを分周して前記分周クロックとして出力する分周器とを少なくとも備えた位相同期ループの同期方法であって、前記変調感度の値と前記逓倍率設定データとをデコードし、前記変調感度と前記逓倍率との組み合わせに基づいて、前記制御電流の値を設定/変更することを特徴とする位相同期ループの同期方法。
IPC (2件)：
H03L 7/093 ,  H03L 7/187
FI (2件)：
H03L 7/08 E ,  H03L 7/18 D
引用特許：
出願人引用 (4件)
  • PLLシンセサイザ
    公報種別：公開公報   出願番号：特願平11-185109   出願人：株式会社東芝
  • 特開平4-207322
  • PLLシンセサイザ回路
    公報種別：公開公報   出願番号：特願平8-166276   出願人：山形日本電気株式会社
全件表示
審査官引用 (1件)
  • PLLシンセサイザ
    公報種別：公開公報   出願番号：特願平11-185109   出願人：株式会社東芝

前のページに戻る

TOP

BOTTOM