特許

J-GLOBAL ID：201103010847266430

波形整形回路

発明者： 中村 和之
出願人/特許権者： 日本電気株式会社
代理人 (1件)： ▲柳▼川 信
公報種別：特許公報
出願番号（国際出願番号）：特願平11-275438
公開番号（公開出願番号）：特開2001-102909
特許番号：特許第3428527号
出願日： 1999年09月29日
公開日（公表日）： 2001年04月13日
請求項（抜粋）：

【請求項1】 互いに相補な第1及び第2の信号にそれぞれ対応して設けられ対応する信号をそれぞれ反転する第1及び第2のインバータ回路と、これらインバータ回路からそれぞれ出力される第3及び第4の信号並びに前記第1及び第2の信号にそれぞれ対応して設けられた半導体集積回路と、前記半導体集積回路のうち前記第1の信号が入力される回路の出力と前記第4の信号が入力される回路の出力とが結合されて入力される第3のインバータ回路と、前記半導体集積回路のうち前記第2の信号が入力される回路の出力と前記第3の信号が入力される回路の出力とが結合されて入力される第4のインバータ回路とを含み、前記半導体集積回路は、ゲート端子同士を接続して入力端子としかつドレイン端子同士を接続して出力端子とした互いに異なる導電型の第1及び第2のトランジスタからなるインバータ回路と、前記第1及び第2のトランジスタにそれぞれ対応して設けられ対応するトランジスタと電源との接続をオンオフする第3及び第4のトランジスタと、前記入力端子への入力信号を反転しかつ所定時間遅延させた出力信号を前記第3及び第4のトランジスタのゲート端子に印加してオンオフ制御する制御回路とを含み、前記第3及び第4のインバータ回路から互いに相補な信号を導出するようにしたことを特徴とする波形整形回路。

IPC (1件)：

H03K 5/04

FI (1件)：

H03K 5/04

引用特許：

出願人引用 (2件)

• 特開平1-261914
  
• 可変遅延回路
  公報種別：公開公報   出願番号：特願平4-112542   出願人：株式会社アドバンテスト

審査官引用 (2件)

• 特開平1-261914
  
• 可変遅延回路
  公報種別：公開公報   出願番号：特願平4-112542   出願人：株式会社アドバンテスト