特許
J-GLOBAL ID:201103011283614765

半導体装置及びその製造方法、回路基板並びに電子機器

発明者:
出願人/特許権者:
代理人 (3件): 井上 一 ,  布施 行夫 ,  大渕 美千栄
公報種別:特許公報
出願番号(国際出願番号):特願平11-011717
公開番号(公開出願番号):特開2000-216200
特許番号:特許第3692810号
出願日: 1999年01月20日
公開日(公表日): 2000年08月04日
請求項(抜粋):
【請求項1】 複数のスルーホールが形成され、一方の面で各々の前記スルーホールに対して電気的に接続された配線が形成された基板を用意する第1工程と、 前記配線に対して無電解メッキを施す第2工程と、 前記基板に樹脂を設け、その後、前記基板に少なくとも一つの半導体チップをフェースダウン実装し、前記配線における前記基板との非接触面全面を前記樹脂で被覆する第3工程と、 前記半導体チップよりも外側であって前記配線を避ける位置で前記基板を打ち抜く第4工程と、 を含む半導体装置の製造方法。
IPC (1件):
H01L 21/60
FI (2件):
H01L 21/60 311 W ,  H01L 21/60 311 R
引用特許:
審査官引用 (1件)

前のページに戻る