特許
J-GLOBAL ID:201103012356806400

半導体基板の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 伊藤 洋二 (外2名)
公報種別:特許公報
出願番号(国際出願番号):特願平11-199254
公開番号(公開出願番号):特開2001-023956
特許番号:特許第3489494号
出願日: 1999年07月13日
公開日(公表日): 2001年01月26日
請求項(抜粋):
【請求項1】 対向する一対の電極(2、3)間にて、一方の電極(3)における他方の電極(2)と対向する対向面(3a)に半導体よりなるウェハ(5)を設置した後、前記一対の電極間に電圧を印加して前記ウェハの表面をドライエッチングする工程を備える半導体基板の製造方法において、前記ドライエッチングする工程は、前記対向面のうち設置された前記ウェハの外周囲の部位を、絶縁性材料よりなる絶縁部材(6)で被覆した状態で、前記ドライエッチングを行うものであり、前記絶縁部材(6)として、前記ウェハ(5)を搭載するウェハ搭載部(64)と、このウェハ搭載部の外周囲に形成され前記ウェハの外周囲における前記対向面(3a)を被覆する被覆部(65)とを備える板状部材であって、前記ウェハ搭載部における最も厚い板厚を有する最大板厚部が前記被覆部における板厚よりも薄くなっており、さらに、前記ウェハ搭載部が前記ウェハ(5)を収納可能なように一面側より窪んで形成された窪み部(61)として構成され、この窪み部の内周壁面に前記ウェハの外縁部を接触支持する段差部(62)が形成され、前記ウェハにおける前記外縁部の内側と前記窪み部の底面とが離間するようになっているものを、用いることを特徴とする半導体基板の製造方法。
IPC (1件):
H01L 21/3065
FI (1件):
H01L 21/302 101 B
引用特許:
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る