特許
J-GLOBAL ID：201103013904564409

フリッカ低減方法及びフリッカ低減回路

発明者：
海瀬 哲也

海瀬 哲也 について

, 
平田 研

平田 研 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について

, 
東芝デジタルメディアエンジニアリング株式会社

東芝デジタルメディアエンジニアリング株式会社 について


代理人 (3件)： 大胡 典夫 ,  竹花 喜久男 ,  竹花 喜久男
公報種別：特許公報
出願番号（国際出願番号）：特願平11-189277
公開番号（公開出願番号）：特開2001-024960
特許番号：特許第3660830号
出願日： 1999年07月02日
公開日（公表日）： 2001年01月26日
請求項（抜粋）：
【請求項1】 自然画像データと図形データが分けられて記憶される画像メモリから、前記図形データがパレットデータである場合にこの図形データを輝度・色差信号に変換するCLUT変換ステップと、 このCLUT変換ステップにより変換された図形データの表示画面上における一部の矩形のブロック領域のデータを順次読み出す読み出しステップと、 この読み出しステップにより読み出されたデータに垂直方向の低域通過フィルター処理を行う低域通過処理ステップと、 この低域通過処置ステップにより低域通過処理を行った図形データと、前記画像メモリに記憶されている前記自然画像データを共に前記画像メモリの表示領域に記憶する表示用データ記憶ステップとを備えて成ることを特徴とするフリッカ低減方法。
IPC (3件)：
H04N 5/445 ,  G09G 5/00 ,  H04N 1/409
FI (4件)：
H04N 5/445 Z ,  G09G 5/00 510 S ,  G09G 5/00 530 M ,  H04N 1/40 101 C
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM