特許
J-GLOBAL ID：201103016001297063
回路基板の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
大菅 義之
公報種別：特許公報
出願番号（国際出願番号）：特願平11-066034
公開番号（公開出願番号）：特開2000-261126
特許番号：特許第3829520号
出願日： 1999年03月12日
公開日（公表日）： 2000年09月22日
請求項（抜粋）：
【請求項1】 基板上に、
複数の端子を備えた集積回路を形成する工程と、
前記複数の端子に接続され該複数の端子の状態を検査する検査手段を形成する工程と、
該検査手段を用いて前記複数の端子の状態を検査する検査工程と、
前記検査手段を切除する工程と、
該切除後の位置に前記検査手段とは異なる機能手段を形成する工程と、
を含んで成ることを特徴とする回路基板の製造方法。
IPC (2件)：
H05K 3/00 ( 200 6.01)
, B41J 2/16 ( 200 6.01)
H05K 3/00 T
, B41J 3/04 103 H
