特許

J-GLOBAL ID：201103016738710174

DUTY補正回路

発明者： 曽我部 靖志 ,  石津 文雄
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外1名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-233428
公開番号（公開出願番号）：特開2001-060853
特許番号：特許第3458782号
出願日： 1999年08月20日
公開日（公表日）： 2001年03月06日
請求項（抜粋）：

【請求項1】 デジタル受信信号を順次入力し、該受信信号を所定時間に亘って順次保持する、保持手段と、波形歪みが発生した際の受信信号の検出パターンを記憶し、該検出パターンと前記保持された受信信号とを順次比較して波形歪みを検出する、波形歪み検出手段と、波形歪みが検出された場合に、前記保持された受信信号の歪み発生部分を反転させる波形補正手段とを備え、前記保持手段は、波形歪み補正後の受信信号を順次出力する構成とされたことを特徴とするDUTY補正回路。

IPC (3件)：

H03K 5/04 ,  H03M 5/12 ,  H04L 25/49

FI (3件)：

H03K 5/04 ,  H03M 5/12 ,  H04L 25/49 F

引用特許：

審査官引用 (1件)

• タイミング回路
  公報種別：公開公報   出願番号：特願平9-287098   出願人：富士通株式会社