特許
J-GLOBAL ID：201103017992837865

半導体集積回路の修正方法

発明者：
白兼 彰雄

白兼 彰雄 について


出願人/特許権者：
川崎マイクロエレクトロニクス株式会社

川崎マイクロエレクトロニクス株式会社 について


代理人 (2件)： 渡辺 望稔 ,  三和 晴子
公報種別：特許公報
出願番号（国際出願番号）：特願平11-363788
公開番号（公開出願番号）：特開2001-185620
特許番号：特許第4504489号
出願日： 1999年12月22日
公開日（公表日）： 2001年07月06日
請求項（抜粋）：
【請求項1】それぞれが、前段のフリップフロップと後段のフリップフロップとの間に、第1の組合せ回路と第2の組合せ回路とがこの順番に直列に接続された第1および第2の順序回路と、回路修正用セルとを備える半導体集積回路の修正方法であって、 前記回路修正用セルを、スキャンモード信号に応じて、前記第2の順序回路の第1の組合せ回路からの出力信号と前記第1の順序回路の前段のフリップフロップの出力信号との一方を、前記第2の順序回路の第2の組合せ回路に入力することができるように、もしくは、前記第2の順序回路の第2の組合せ回路の出力信号と前記第1の順序回路の第1の組合せ回路の出力信号との一方を、前記第2の順序回路の後段のフリップフロップに入力することができるように配線して、前記半導体集積回路を製造するための全層のマスクパターンを作成し、 その後の回路修正に応じて、前記回路修正用セルを、前記回路修正により新たに当該回路修正用セルが必要とされる所に接続し直し、配線層のみのマスクパターンを作成し直すことを特徴とする半導体集積回路の修正方法。
IPC (3件)：
H01L 21/82 ( 200 6.01) ,  H01L 21/822 ( 200 6.01) ,  H01L 27/04 ( 200 6.01)
FI (2件)：
H01L 21/82 B ,  H01L 27/04 T
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM