特許

J-GLOBAL ID：201103018834621509

半導体装置およびその製造方法

発明者： 熊谷 幸博 ,  太田 裕之 ,  浅野 勇 ,  大路 譲 ,  中村 吉孝
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 春日 讓
公報種別：特許公報
出願番号（国際出願番号）：特願平11-321006
公開番号（公開出願番号）：特開2001-144267
特許番号：特許第3859409号
出願日： 1999年11月11日
公開日（公表日）： 2001年05月25日
請求項（抜粋）：

【請求項1】 シリコン基板の主平面側に、第1導電体と、第2導電体と、上記第1導電体と第2導電体との間に配置される誘電体膜とを有する蓄積容量体が形成され、この蓄積容量体の上記誘電体膜及び上記第2導電体は、上記シリコン基板の主平面側に、上記第1導電体の少なくとも一部を内包している上記蓄積容量体を備える半導体装置において、 上記第1導電体を含む上記シリコン基板に垂直な断面で、上記第1導電体の上記シリコン基板の主平面から最も離れた面となる上面と上記第1導電体の側面との間に、上記上面と、120度から150度の範囲の内角をもつ傾斜面が上記第1導電体に形成されていることを特徴とする半導体装置。

IPC (3件)：

H01L 21/8242 ( 200 6.01) ,  H01L 27/108 ( 200 6.01) ,  H01L 27/10 ( 200 6.01)

FI (3件)：

H01L 27/10 621 B ,  H01L 27/10 651 ,  H01L 27/10 451

引用特許：

審査官引用 (2件)

• 半導体メモリとその製造方法、スタックドキャパシタ
  公報種別：公開公報   出願番号：特願平7-115810   出願人：三菱電機株式会社
• 微小電子回路構造を形成する方法
  公報種別：公開公報   出願番号：特願平8-025267   出願人：テキサスインスツルメンツインコーポレイテツド