特許

J-GLOBAL ID：201103018889800453

半導体記憶装置

発明者： 細野 浩司 ,  池橋 民雄 ,  田中 智晴 ,  今宮 賢一 ,  中村 寛 ,  竹内 健
出願人/特許権者： 株式会社東芝
代理人 (6件)： 鈴江 武彦 ,  村松 貞男 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：特許公報
出願番号（国際出願番号）：特願2000-335180
公開番号（公開出願番号）：特開2002-140899
特許番号：特許第4250325号
出願日： 2000年11月01日
公開日（公表日）： 2002年05月17日
請求項（抜粋）：

【請求項1】 電気的に書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、 前記メモリセルアレイから読み出したデータを一時的に保持する複数のラッチ回路と、 前記複数のラッチ回路の一端の二値論理データの“1”または“0”に比例した第1の電流を生成する手段と、 前記第1の電流を生成する手段中に設けられ、前記メモリセルアレイ中の正常に書き込み動作ができない不良カラムを検知動作から切り離すスイッチ素子と、 第2の所定電流を生成する手段と、 前記第1の電流と前記第2の電流を比較する手段とを備え、 前記第1の電流と前記第2の電流の比較結果に基づいて、前記複数のラッチ回路の一端の二値論理データの“1”または“0”の数を検出することを特徴とする半導体記憶装置。

IPC (4件)：

G11C 29/12 ( 200 6.01) ,  G11C 29/04 ( 200 6.01) ,  G11C 16/02 ( 200 6.01) ,  G11C 16/04 ( 200 6.01)

FI (6件)：

G11C 29/00 671 B ,  G11C 29/00 603 F ,  G11C 17/00 601 Z ,  G11C 17/00 611 A ,  G11C 17/00 612 B ,  G11C 17/00 622 E

引用特許：

出願人引用 (2件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平10-212765   出願人：株式会社東芝
• 特開平4-141770
  

審査官引用 (2件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平10-212765   出願人：株式会社東芝
• 特開平4-141770