特許
J-GLOBAL ID：201103019536368503
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
▲角▼谷 浩
公報種別：特許公報
出願番号（国際出願番号）：特願2001-039294
公開番号（公開出願番号）：特開2002-246464
特許番号：特許第3906032号
出願日： 2001年02月16日
公開日（公表日）： 2002年08月30日
請求項（抜粋）：
【請求項1】 半導体基板上に形成された第1のゲート酸化膜と、前記第1のゲート酸化膜上に形成された第1のゲート電極と、前記第1のゲート電極に隣接するように前記半導体基板の表層に形成された第1のソース・ドレイン層とから成る第1のトランジスタと、
前記半導体基板上に形成され、前記第1のゲート酸化膜よりも厚い膜厚を有する第2のゲート酸化膜と、前記第2のゲート酸化膜上に形成された第2のゲート電極と、前記第2のゲート電極に隣接するように前記半導体基板の表層に形成された第2のソース・ドレイン層とから成る第2のトランジスタとを有し、
デザインルールにおける最小寸法で形成されるコンタクト孔内に形成され、前記第1のトランジスタの第1のソース・ドレイン層にコンタクト接続されるプラグコンタクト部の数が、デザインルールにおける最小寸法で形成されるコンタクト孔内に形成され、前記第2のトランジスタの第2のソース・ドレイン層にコンタクト接続されるプラグコンタクト部の数よりも少ないことを特徴とする半導体装置。
IPC (8件)：
H01L 21/768 ( 200 6.01)
, H01L 23/522 ( 200 6.01)
, H01L 21/28 ( 200 6.01)
, H01L 21/8238 ( 200 6.01)
, H01L 27/092 ( 200 6.01)
, H01L 29/417 ( 200 6.01)
, H01L 29/78 ( 200 6.01)
, H01L 21/336 ( 200 6.01)
H01L 21/90 D
, H01L 21/90 B
, H01L 21/28 L
, H01L 27/08 321 F
, H01L 27/08 321 C
, H01L 27/08 321 D
, H01L 27/08 321 E
, H01L 29/50 M
, H01L 29/78 301 X
, H01L 29/78 301 Y
