オーバフロー保護回路及びこれを用いた画像伝送装置

発明者：
出願人/特許権者：
代理人 (3件)：机昌彦 , 木村明隆 , 浅井俊雄
公報種別：特許公報
出願番号（国際出願番号）：特願平11-102583
公開番号（公開出願番号）：特開2000-293981
特許番号：特許第4387488号
出願日： 1999年04月09日
公開日（公表日）： 2000年10月20日
請求項（抜粋）：

【請求項1】データの書込みと読出しとが非同期に行われる先入れ先出しメモリについてのオーバフローを防止するオーバフロー保護回路であって、シリアルデータをパラレルデータに変換するS/P変換部と、デュアルポートメモリで構成されるデータFIFOと、前記S/P変換部からの出力データを前記データFIFOに書込むための書き込みアドレスを前記データFIFOに出力する書込み制御回路と、前記データFIFOに書き込まれたデータを読み出すCPUと、前記書込みアドレスと同等な前記書込み制御回路から出力されたライトポインタ(WP)を格納するWPレジスタと、前記CPUが1回の読み出し処理で読み出すデータ量を表す読み出しアドレスの上限値を示すライトインタラプトポインタ(WIP)を格納するWIPレジスタと、前記CPUが1回の読み出し処理で読み出すデータ量分を表すポイント幅を示すステップポインタ(SP)を格納するSPレジスタと、WPの値とWIPの値とを比較し両ポイントが一致したとき前記CPUに第一の割込み信号を出力する比較器と、前記CPUに第二の割込み信号を出力するアラームカウンタにより構成され、前記第一の割込み信号が入力された前記CPUは、前記データFIFOからデータを読み出すと同時に前記WIPレジスタに格納されたWIPの値を前記CPUが1回の読み出し処理で読み出すデータ量分を追加したアドレスの上限値に更新し、前記WPレジスタに格納されたWPの値が更新されたWIPの値と一致したとき再び前記比較器が前記CPUに前記第一の割込み信号を出力し、前記アラームカウンタは、前記WIPレジスタに新たなWIPの値が設定されたとき及び前記第一の割込み信号が発生したときにリセットされ、WPの値が1インクリメントする毎に前記アラームカウンタのカウントが1インクリメントされ、前記カウントが前記SPレジスタに格納されたSPの値と一致したとき該カウントを停止して第二の割込み信号を出力することを特徴とするオーバフロー保護回路。

IPC (4件)：

G11C 7/00 ( 200 6.01) , G06T 1/60 ( 200 6.01) , H04N 5/00 ( 200 6.01) , H04N 7/15 ( 200 6.01)

FI (4件)：

G11C 7/00 318 A , G06T 1/60 450 D , H04N 5/00 B , H04N 7/15 630 Z

引用特許：

出願人引用 (3件)

特開平3-015941
カウント機能付きFIFOメモリ
公報種別：公開公報出願番号：特願平5-135128 出願人：日本電気株式会社, 日本電気ロボットエンジニアリング株式会社
特開平1-269150

審査官引用 (3件)

カウント機能付きFIFOメモリ
公報種別：公開公報出願番号：特願平5-135128 出願人：日本電気株式会社, 日本電気ロボットエンジニアリング株式会社
特開平3-015941
特開平1-269150

前のページに戻る