特許
J-GLOBAL ID：201103025602353270
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：特許公報
出願番号（国際出願番号）：特願平11-215800
公開番号（公開出願番号）：特開2001-044297
特許番号：特許第4654471号
出願日： 1999年07月29日
公開日（公表日）： 2001年02月16日
請求項（抜粋）：
【請求項1】 ソースあるいはドレインとなる2つの拡散層と、ゲートの3つ、またはソースあるいはドレインとなる2つの拡散層と、ゲート、基板あるいはチャネルが形成される領域を含む層の4つの端子とを持つ電界効果トランジスタである複数の能動素子と、
第1電極と第2電極との間に絶縁層を有するキャパシタである、少なくとも1つの受動素子と
からなる理論回路と混載されているメモリセルを有し、
上記第1電極は、ワード線の金属配線により構成され、
上記第2電極は、上記理論回路用の金属配線により構成され、
上記メモリセルの構成が、第1の電界効果トランジスタの第2の拡散層端子と、キャパシタの第2電極と、第2の電界効果トランジスタのゲート電極端子が接続されており、
さらに、キャパシタの第1の電極をワード線に、第1の電界効果トランジスタの第1の拡散層端子がビットラインに、第1の電界効果トランジスタのゲート端子がコントロールゲートラインに、第2の電界効果トランジスタの第1の拡散層端子がビットラインに、第2の電界効果トランジスタの第2の拡散層端子が所定の電源端子に接続されている
半導体装置。
IPC (2件)：
H01L 27/108 ( 200 6.01)
, H01L 21/8242 ( 200 6.01)
