特許
J-GLOBAL ID：201103028193081210
チップ・オン・チップ構造の半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
稲岡 耕作 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-265741
公開番号（公開出願番号）：特開2001-094037
特許番号：特許第3255896号
出願日： 1999年09月20日
公開日（公表日）： 2001年04月06日
請求項（抜粋）：
【請求項1】第1の半導体チップと第2の半導体チップとが互いに表面を対向させた状態で重ね合わせて接合されたチップ・オン・チップ構造の半導体装置であって、上記第1の半導体チップの表面において上記第2の半導体チップを接合するために設定された接合領域内に形成され、上記第1の半導体チップおよび上記第2の半導体チップを所定間隔を開けた状態で結合するとともに、上記第1および第2の半導体チップ間の電気接続を達成するためのバンプと、上記第1の半導体チップの表面において上記バンプに接続されて形成され、一端が上記接合領域の外方に引き出された導電性の延設部とを含み、上記延設部が第1の半導体チップまたは第2の半導体チップのみの動作確認を行うことができることを特徴とするチップ・オン・チップ構造の半導体装置。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
