特許
J-GLOBAL ID：201103031036211594
SOI半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
野河 信太郎
公報種別：特許公報
出願番号（国際出願番号）：特願平11-322772
公開番号（公開出願番号）：特開2001-144254
特許番号：特許第3722655号
出願日： 1999年11月12日
公開日（公表日）： 2001年05月25日
請求項（抜粋）：
【請求項1】 電気的に可変なRC遅延線として機能するSOI半導体装置であって、埋め込み絶縁膜上に表面半導体層が積層されて構成されるSOI基板の表面半導体層により形成され、絶縁膜によって絶縁分離された抵抗体と、前記抵抗体上に絶縁膜を介して前記抵抗体と容量結合した制御電極とを備え、前記抵抗体及び前記抵抗体と前記制御電極との間に形成される容量により前記RC遅延線が構成され、前記抵抗体は、前記制御電極により部分空乏化されることにより形成された中性領域において電流が流れ、伝導方向における両端に高濃度第1導電型拡散層を有し、前記抵抗体の抵抗値が、前記抵抗体を構成する前記表面半導体層に含まれる不純物濃度と前記抵抗体の大きさとによって所定の値に設定されかつ前記制御電極の印加電圧により可変し、前記SOI半導体装置の遅延時間が前記制御電極の印加電圧により可変するSOI半導体装置。
IPC (4件)：
H01L 21/822
, H01L 27/04
, H01L 29/786
, H03K 5/14
H01L 27/04 P
, H03K 5/14
, H01L 27/04 V
, H01L 29/78 622
