特許
J-GLOBAL ID：201103031088582930
自動しきい値制御回路
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：特許公報
出願番号（国際出願番号）：特願2001-368723
公開番号（公開出願番号）：特開2003-168961
特許番号：特許第3701898号
出願日： 2001年12月03日
公開日（公表日）： 2003年06月13日
請求項（抜粋）：
【請求項1】 第1の第1導電型トランジスタ(10)のエミッタと第2の第1導電型トランジスタ(11)のエミッタとが第1の電流源(17)の一端に接続され、前記第1の第1導電型トランジスタ(10)のコレクタに第1の第2導電型トランジスタ(15)のベースおよびコレクタと第2の第2導電型トランジスタ(16)のベースとが接続され、前記第2の第2導電型トランジスタ(16)のコレクタに前記第2の第1導電型トランジスタ(11)のコレクタと第3の第1導電型トランジスタ(12)のベースと第4の第1導電型トランジスタ(13)のベースとが接続され、前記第3の第1導電型トランジスタ(12)のエミッタに前記第2の第1導電型トランジスタ(11)のベースが接続され、前記第4の第1導電型トランジスタ(13)のエミッタに第5の第1導電型トランジスタ(14)のベースとコンデンサ(19)の一端とが接続され、前記第5の第1導電型トランジスタ(14)のエミッタに第2の電流源(18)の一端が接続され、前記第1および第2の第2導電型トランジスタ(15,16)のエミッタと前記第3,第4および第5の第1導電型トランジスタ(12,13,14)のコレクタとが電源端子(22)に接続され、前記第1および第2の電流源(17,18)の他端と前記コンデンサ(19)の他端とがグラウンド端子(23)に接続され、前記第1の第1導電型トランジスタ(10)のベースに入力端子(20)を設け、前記第4の第1導電型トランジスタ(13)のエミッタに出力端子(21)を設け、前記入力端子と前記出力端子の間に少なくとも減衰器(26)を介在させたことを特徴とする自動しきい値制御回路。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
