特許
J-GLOBAL ID：201103031635350179
不揮発性半導体記憶装置の消去方式
発明者：
出願人/特許権者：
代理人 (2件)：
青山 葆
, 山崎 宏
公報種別：特許公報
出願番号（国際出願番号）：特願平11-163814
公開番号（公開出願番号）：特開2000-353391
特許番号：特許第3629383号
出願日： 1999年06月10日
公開日（公表日）： 2000年12月19日
請求項（抜粋）：
【請求項1】制御ゲートとドレインとソースとを有し、電気的に情報の書き込みおよび消去が可能なフローティングゲート型電界効果トランジスタからなるメモリセルが半導体基板にマトリックス状に配列されたメモリセルアレイと、同一行の上記メモリセルの上記制御ゲートに接続されたワード線と、同一列の上記メモリセルの上記ドレイン,ソースに接続されたサブビット線と、上記サブビット線と共に階層構造を形成するように上記サブビット線に接続されたメインビット線とを備え、書き込み動作時および消去動作時にファウラーノルドハイムトンネル現象を用いると共に、消去動作時に上記半導体基板に第1の負電圧を印加する不揮発性半導体記憶装置であって、上記メモリセルアレイの選択ブロックの消去動作時、上記メモリセルアレイの非選択ブロックの上記ワード線に第1の正電圧を印加すると共に、上記非選択ブロックの上記サブビット線に基準電圧を印加することによって、上記非選択ブロック内のしきい値電圧が低い状態の上記メモリセルがオンして、そのオンした上記メモリセルに形成されたチャネル層が上記基準電圧となるようにしたことを特徴とする不揮発性半導体記憶装置の消去方式。
IPC (5件)：
G11C 16/02
, H01L 21/8247
, H01L 27/115
, H01L 29/788
, H01L 29/792
G11C 17/00 612 F
, H01L 27/10 434
, H01L 29/78 371
