特許
J-GLOBAL ID：201103031939106207

メモリ回路

発明者：
冨川 和弘

冨川 和弘 について


出願人/特許権者：
船井電機株式会社

船井電機株式会社 について


代理人 (1件)： 横井 俊之
公報種別：特許公報
出願番号（国際出願番号）：特願平11-365808
公開番号（公開出願番号）：特開2001-184880
特許番号：特許第3578205号
出願日： 1999年12月24日
公開日（公表日）： 2001年07月06日
請求項（抜粋）：
【請求項1】汎用通信バスに接続されているとともに同汎用通信バスを介して読み書き可能なEEPROMと、上記EEPROMが接続された上記汎用通信バスに接続されているとともに電源断時に同汎用通信バスを介する所定の通信手順を経て上記EEPROMにデータを書き込むマイクロコンピュータと、上記マイクロコンピュータの電源入力端と共通の電源ラインから上記EEPROMへ電源供給するオン・オフ可能なメモリ電源接続回路と、電源断時に上記メモリ電源接続回路をオフにすることにより、上記EEPROMへの電力の供給が遮断されるタイミングを、上記マイクロコンピュータへの電力の供給が遮断されるタイミングよりも先、あるいは、少なくとも同マイクロコンピュータへの電力の供給が遮断されるタイミングと同時にさせるメモリ電源制御回路とを具備することを特徴とするメモリ回路。
IPC (1件)：
G11C 16/06
FI (1件)：
G11C 17/00 632 Z
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM