特許
J-GLOBAL ID：201103035507055550

半導体装置の評価方法及び評価装置

発明者：
田中 琢爾

田中 琢爾 について


出願人/特許権者：
富士通マイクロエレクトロニクス株式会社

富士通マイクロエレクトロニクス株式会社 について


代理人 (1件)： 岡本 啓三
公報種別：特許公報
出願番号（国際出願番号）：特願2000-105347
公開番号（公開出願番号）：特開2001-289904
特許番号：特許第4302287号
出願日： 2000年04月06日
公開日（公表日）： 2001年10月19日
請求項（抜粋）：
【請求項1】複数のMOS電界効果トランジスタのソースに第1の電圧を印加し、ドレインに第2の電圧を印加し、ゲートにゲート電圧を印加した状態で、前記MOS電界効果トランジスタの特性を示す要素の第1の値を前記MOS電界効果トランジスタ毎に電気的に測定し、 前記ソースに前記第2の電圧を印加し、前記ドレインに前記第1の電圧を印加し、前記ゲートに前記ゲート電圧を印加した状態で、前記MOS電界効果トランジスタの前記要素の第2の値を前記電界効果トランジスタ毎に電気的に測定し、 前記第1の値と前記第2の値の差と和の両方を前記MOS電界効果トランジスタ毎に算出し、 複数の前記MOS電界効果トランジスタのそれぞれの前記差、前記和を統計処理して微細構造のばらつきを評価する評価方法であって、 前記要素の値は、閾値電圧、ドレイン電流、ソース電流、基板又はウェル電流、サブスレッショルド係数、相互コンダクタンスのいずれかであることを特徴とする半導体装置の評価方法。
IPC (6件)：
G01R 31/26 ( 200 6.01) ,  H01L 21/66 ( 200 6.01) ,  H01L 21/8234 ( 200 6.01) ,  H01L 27/088 ( 200 6.01) ,  H01L 21/336 ( 200 6.01) ,  H01L 29/78 ( 200 6.01)
FI (5件)：
G01R 31/26 B ,  G01R 31/26 G ,  H01L 21/66 V ,  H01L 27/08 102 Z ,  H01L 29/78 301 Z
引用特許：
出願人引用 (1件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM