特許
J-GLOBAL ID：201103036928102287
半導体パッケージ用基板の製造方法
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
永井 隆
公報種別：特許公報
出願番号（国際出願番号）：特願平11-324475
公開番号（公開出願番号）：特開2001-110939
特許番号：特許第4129665号
出願日： 1999年10月12日
公開日（公表日）： 2001年04月20日
請求項（抜粋）：
【請求項1】 銅メッキされたスルーホールを有する回路基板において、
1) ソルダーレジストパターンの形成工程
2) ソルダーレジストの表面粗化工程
3) ソルダーレジストの全面及びソルダーレジストパターンが形成されなかった基板面の全面への無電解銅メッキの工程
4) 半田ボール搭載面にメッキレジストを形成する工程
5) 半導体素子搭載面の無電解銅メッキのエッチング工程
6) 無電解銅メッキを部分電解メッキ用導通体として用いた電解ニッケル及び金メッキ工程
7) 半田ボール搭載面のメッキレジスト除去工程
8) 半田ボール搭載面の無電解銅メッキのエッチング工程
9) プリフラックス処理工程
を行うことを特徴とする半導体素子搭載面に電解ニッケル及び金皮膜、半田ボール搭載面にプリフラックス皮膜のパッドを有する半導体パッケージ用基板の製造方法
IPC (5件)：
H01L 23/12 ( 200 6.01)
, H05K 1/09 ( 200 6.01)
, H05K 3/24 ( 200 6.01)
, H05K 3/34 ( 200 6.01)
, H05K 3/42 ( 200 6.01)
H01L 23/12 L
, H01L 23/12 Q
, H05K 1/09 C
, H05K 3/24 A
, H05K 3/34 503 A
, H05K 3/42 640 Z
