特許
J-GLOBAL ID:201103037314384339

回路装置およびスーパスカラ・プロセッサ内でキャッシュ・アクセス命令を処理するための方法

発明者:
出願人/特許権者:
代理人 (1件): 山本 仁朗 (外2名)
公報種別:特許公報
出願番号(国際出願番号):特願平11-032373
公開番号(公開出願番号):特開平11-272467
特許番号:特許第3049038号
出願日: 1999年02月10日
公開日(公表日): 1999年10月08日
請求項(抜粋):
【請求項1】命令キャッシュと、シーケンサ・ユニットと、少なくとも1つのロード/ストア・ユニットと、データ・キャッシュと、アーキテクチャ・レジスタ・ファイルと、リネーム・レジスタ・ファイルと、完了ユニットとを有するスーパスカラ・プロセッサ内でキャッシュ・アクセス命令を処理するための回路装置であって、(a)一のキャッシュ・アクセス命令を前記命令キャッシュから前記シーケンサ・ユニットに転送する手段と、(b)前記キャッシュ・アクセス命令を第1のロード/ストア・ユニットに転送する手段と、(c)前記転送されたキャッシュ・アクセス命令に応答して、当該キャッシュ・アクセス命令によって指示された結果と同じ結果を全体として指示する複数の基本命令を前記シーケンサ・ユニット内で生成する手段と、(d)前記シーケンサ・ユニット内の前記複数の基本命令の生成と並行して、前記第1のロード/ストア・ユニット内で前記複数の基本命令を生成する手段とを備える、前記回路装置。
IPC (3件):
G06F 9/38 350 ,  G06F 9/38 310 ,  G06F 9/30 350
FI (3件):
G06F 9/38 350 B ,  G06F 9/38 310 F ,  G06F 9/30 350 B
引用特許:
審査官引用 (1件)

前のページに戻る