スタンダードセル、半導体集積回路およびそのレイアウト方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：三好秀和
公報種別：特許公報
出願番号（国際出願番号）：特願平11-269484
公開番号（公開出願番号）：特開2001-094054
特許番号：特許第3819186号
出願日： 1999年09月22日
公開日（公表日）： 2001年04月06日
請求項（抜粋）：

【請求項1】半導体基板上に形成される複数のMOSトランジスタを含み、上辺、前記上辺に対向する下辺、前記上辺に垂直な左辺及び右辺により定義された矩形でセル領域を定義される複数のスタンダードセルを、それぞれの矩形の上下左右に隣接して配置し半導体集積回路を構成するスタンダードセル方式設計用のスタンダードセルであって、該スタンダードセルは、電源に接続され、前記矩形の左辺又は右辺の一辺を横切り、前記セル領域を超えて形成された第1ソース領域を有する第1のスタンダードセルと、前記一辺を前記第1のスタンダードセルとの共通辺として、前記第1のスタンダードセルに隣接して配置可能で、前記セル領域を超えた第1ソース領域を配置可能な第1空き領域、前記共通辺の延伸方向に沿って前記第1空き領域と並んで配置された前記第1ソース領域と同一導電型のドレイン領域を有する第2のスタンダードセルとを含むことを特徴とするスタンダードセル。

IPC (3件)：

H01L 21/82 ( 200 6.01) , H01L 21/822 ( 200 6.01) , H01L 27/04 ( 200 6.01)

FI (2件)：

H01L 21/82 B , H01L 27/04 A

引用特許：

審査官引用 (10件)

特開平4-042560
特開平4-042560
特開平3-222457

全件表示

前のページに戻る