半導体集積回路の遅延最適化設計方法

発明者：
出願人/特許権者：
代理人 (1件)：丸山隆夫
公報種別：特許公報
出願番号（国際出願番号）：特願平11-230940
公開番号（公開出願番号）：特開2001-057387
特許番号：特許第3476390号
出願日： 1999年08月17日
公開日（公表日）： 2001年02月27日
請求項（抜粋）：

【請求項1】 LSIを複数のブロックに階層分割するに際して、前記各ブロックにタイミング制約を分配して遅延最適化を実行する半導体集積回路の遅延最適化設計方法であって、該半導体集積回路の遅延最適化設計方法は、LSIを複数のブロックに階層分割する際に、タイミング制約を分配して前記各ブロックの遅延最適化処理を行うステップと、前記遅延最適化の状況を分析するステップと、前記分析に基づきタイミング制約を再分配することにより遅延最適化を再実行するステップと、を有することを特徴とする半導体集積回路の遅延最適化設計方法。

IPC (4件)：