特許
J-GLOBAL ID：201103038215938167
マイクロコンピュータ
発明者：
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：特許公報
出願番号（国際出願番号）：特願平11-156265
公開番号（公開出願番号）：特開2000-347899
特許番号：特許第3289704号
出願日： 1999年06月03日
公開日（公表日）： 2000年12月15日
請求項（抜粋）：
【請求項1】 制御プログラムが格納された内蔵メモリと前記制御プログラムを実行するCPUコアと、前記CPUコアの動作により発生する外部メモリとの外部アドレスバスおよび外部データバスを介した信号授受を制御するバス制御部と、前記制御プログラムによる動作確認のためのデバッグ作業に必要なトレース情報を外部出力端子より出力するデバッグ制御部とを内蔵するマイクロコンピュータにおいて、前記CPUコアは、制御プログラムが格納された内蔵メモリのアドレスおよび前記制御プログラムの実行の結果発生する内蔵メモリのアドレスからなる接続情報と前記制御プログラムの命令内容と前記制御プログラムの実行により発生するデータとを備えた制御信号を出力し、前記バス制御部は、前記制御信号を受けて前記接続情報より得られたアドレスを前記外部アドレスバスに出力し、かつ、前記データを前記外部データバスに出力するデータ入出力制御部を備え、前記デバッグ制御部は、前記制御信号を受けて前記命令内容をトレース情報として取り出すトレース情報生成部と前記トレース情報生成部が取り出したトレース情報を、前記外部アドレスバスに対する前記アドレスの出力および前記外部データバスに対する前記データの出力と同一タイミングで、前記外部出力端子より外部に出力するトレース情報出力部とを備えたことを特徴とするマイクロコンピュータ。
IPC (2件)：
G06F 11/28 310
, G06F 15/78 510
G06F 11/28 310 B
, G06F 11/28 L
, G06F 15/78 510 K
